Changes between Version 2 and Version 3 of AS6-TME-B4
- Timestamp:
- Mar 19, 2022, 2:20:32 PM (2 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
AS6-TME-B4
v2 v3 5 5 6 6 {{{#!protected 7 8 9 10 11 == 7 12 = A. Questions de cours 13 14 15 8 16 9 17 1. Question ? … … 14 22 }}} 15 23 24 25 26 27 == 16 28 = B. Influence des mémoires cache sur les performances 17 29 30 31 32 18 33 == Préambule == 19 34 … … 30 45 En cas de MISS sur un cache L1, le contrôleur du cache L1 s'adresse au cache L2, par l'intermédiaire d'un bus système de largeur 32 bits. On suppose que le processeur, les 2 caches L1, la ROM de démarrage, le bus système et le cache L2 sont intégrés sur la même puce, et fonctionnent à la même fréquence d'horloge. La largeur d'une ligne de cache est de 16 octets (soit 4 mots de 32 bits). En cas de MISS sur le cache L2, le contrôleur du cache L2 doit chercher la ligne de cache manquante dans la mémoire principale, qui est une mémoire externe à la puce. 31 46 32 == 1. Système mémoire parfait == 47 48 49 == B.1. Système mémoire parfait == 50 51 33 52 34 53 On suppose que, pour le programme exécuté, on a mesuré les fréquences suivantes pour les différents types d'instruction exécutées par le processeur `MIPS32` : … … 59 78 }}} 60 79 61 == 2. Estimation du coût du MISS == 80 81 82 == B.2. Estimation du coût du MISS == 83 84 62 85 63 86 Lorsqu'une requête de lecture du processeur fait MISS sur un des deux caches L1, le processeur est gelé. Le contrôleur du cache L1 doit alors effectuer une transaction sur le bus système pour accéder au cache L2 pour récupérer la ligne. … … 123 146 }}} 124 147 148 149 150 151 == 152 = C. Travaux pratiques 153 154 155 156 125 157 == Préambule == 126 158 … … 133 165 == 1. Calcul du taux de MISS dans le cache d'instructions == 134 166 135 Commencez par recopier [htdocs:files/tp3.tgz tp3] dans votre répertoire de travail. 136 137 {{{ 138 tp3 139 ├── 8_cache_miss 140 │ ├── Makefile 141 │ └── src 142 │ ├── harch.c 143 │ ├── harch.h 144 │ ├── hcpu.S 145 │ ├── hcpu.h 146 │ ├── kernel.ld 147 │ ├── kinit.c 148 │ ├── klibc.c 149 │ └── klibc.h 150 └── 9_cache_perf 151 ├── Makefile 152 └── src 153 ├── harch.c 154 ├── harch.h 155 ├── hcpu.S 156 ├── hcpu.h 157 ├── jpeg.h 158 ├── kernel.ld 159 ├── kinit.c 160 ├── klibc.c 161 └── klibc.h 167 Commencez par recopier [attachments:s5.tgz tp5] dans votre répertoire de travail. 168 169 {{{ 170 s5 171 ├── Makefile 172 └── src 173 ├── harch.c 174 ├── harch.h 175 ├── hcpu.S 176 ├── hcpu.h 177 ├── jpeg.h 178 ├── kernel.ld 179 ├── kinit.c 180 ├── klibc.c 181 └── klibc.h 162 182 }}} 163 183
