Changes between Version 8 and Version 9 of AS6-TME-B4

Timestamp:

Mar 20, 2022, 4:20:30 PM (3 years ago)

Author:

franck

Comment:

--

AS6-TME-B4

@@ -6 +6 @@
 
 [[Image(htdocs:img/hard_almo1_mono.png, align=right,width=250)]]
+
+Vous pouvez lire les [htdocs:cours/Archi-2-B5-cache-perf-2p.pdf slides de cours] pour voir les détails, mais voici le résumé des principes en quelques lignes.
 
 Les caches L1 ont pour but d'améliorer les performances en réduisant le nombre de cycles nécessaires pour accéder à la mémoire à la fois pour les instruction que pour le données. Le tampon d'écriture, présent dans le cache mais qui n'est pas un cache, permet aussi de réduire la latence des écritures de données (elle est même nulle la plupart du temps).
@@ -220 +222 @@
 * -NICACHESET : nombre de cases dans le cache instruction
 * -NDCACHESET : nombre de cases dans le cache data
-La commande `make cachestats NICACHESET=1 NDCACHESET=1` lance de simulateur avec les caches instructions et données de 1 case, et le simulateur génère le fichier `stats.txt`qui contient des informations statistiques. Plus précisément, le simulateur relève à intervalles 
+La commande `make cachestats NICACHESET=1 NDCACHESET=1` lance de simulateur avec les caches instructions et données de 1 case, et le simulateur génère le fichier `stats.txt`qui contient des informations statistiques. Plus précisément, le simulateur relève à intervalles 
 réguliers (tous les 10 cycles) différents compteurs permettant de caractériser l'activité des caches. Chaque ligne de ce fichier de 
 statistiques contient 8 valeurs :[[BR]]