source: trunk/Makefile.flags @ 136

Last change on this file since 136 was 136, checked in by rosiere, 15 years ago

1) Add new algo in ifetch queue
2) Add Cancel bit
3) new config

  • Property svn:keywords set to Id
File size: 1.8 KB
Line 
1#
2# $Id: Makefile.flags 136 2009-10-20 18:52:15Z rosiere $
3#
4# [ Description ]
5#
6
7#-----[ Simulator ]----------------------------------------
8SIMULATOR_SYSTEMC               ?= systemc
9SIMULATOR_VHDL                  ?= modelsim
10
11# 4 simulators for systemC :
12# systemc                       -         supported - SystemC 2.2.0
13# systemcass                    -         supported - SystemCASS
14# systemcass_deps               - not yet supported - Systemcass, and use port dependency information instead of sensitivity list
15# modelsim                      - not yet supported - Co simulation SystemC/VHDL with Modelsim
16
17# 1 simulator for VHDL
18# modelsim                      -         supported
19
20#-----[ Flags ]--------------------------------------------
21MORPHEO_FLAGS                   =       -DSYSTEMC               \
22                                        -DDEBUG=DEBUG_TRACE     \
23                                        -DVHDL                  \
24                                        -DSTATISTICS           
25
26#                                       -DTRANSLATION           \
27#                                       -DDEBUG_SIGNAL          \
28#                                       -DVHDL_TESTBENCH        \
29#                                       -DVHDL_TESTBENCH_ASSERT \
30#                                       -DPRINT_COLOR           \
31#                                       -DPOSITION              \
32#                                       -DDEBUG_MEMORY_LEAK     \
33
34# Flags :
35# DEBUG={level}                               - Print Debug Message
36# SYSTEMC                                     - To generate a systemc's model
37# VHDL                                        - To generate a vhdl's    models
38# VHDL_TESTBENCH        (need SYSTEMC)        - In the simulation, generate two testbench's file (input and ouput) to validate the vhdl's model
39# VHDL_TESTBENCH_ASSERT (need VHDL_TESTBENCH) - In the simulation, generate in  testbench's file an serie of assert
40# POSITION                                    - To generate a position's files     (it's input of viewer)
41# STATISTICS            (need SYSTEMC)        - In the simulation, generate a statistics's file
42# TRANSLATION                                 - Translate message
43# PRINT_COLOR                                 - Print with colors
Note: See TracBrowser for help on using the repository browser.