Ignore:
Timestamp:
Feb 27, 2009, 7:37:40 PM (15 years ago)
Author:
rosiere
Message:

1) Decod_queue : multi implementation (one_fifo, multi_fifo)
2) Issue_queue : multi implementation (in_order, out_of_order)
3) Direction : Add Meta predictor
4) Context_State : re add Branch_complete, More priority to Load miss (is not speculative)
5) Return_Address_Stack : update reg_PREDICT pointer on decod miss prediction
6) UPT : Fix bug in multi event
7) Prediction_glue : in read_stack case, insert in UPT pc_next
8) Rename select : when rob have an event (need flush), read_r{a,b,c} and write_r{d,e} is set at 0

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Core/Multi_OOO_Engine/OOO_Engine/Commit_unit/include/Types.h

    r108 r111  
    9696#endif
    9797  public  : Taddress_t         address_next            ;
     98#ifdef DEBUG
     99  public  : double             cycle_rob_in            ;
     100  public  : double             cycle_commit            ;
     101#endif   
    98102
    99 //   public  : entry_t (uint32_t           ptr                     ,
    100 //                   Tcontext_t         front_end_id            ,
    101 //                   Tcontext_t         context_id              ,
    102 //                   Tcontext_t         rename_unit_id          ,
    103 //                   Tdepth_t           depth                   ,
    104 //                   Ttype_t            type                    ,
    105 //                   Toperation_t       operation               ,
    106 //                   Tcontrol_t         is_delay_slot           ,
    107 //                   Tgeneral_data_t    address                 ,
    108 //                   Texception_t       exception               ,
    109 //                   Texception_t       exception_use           ,
    110 //                   Tlsq_ptr_t         store_queue_ptr_write   ,
    111 //                   Tlsq_ptr_t         load_queue_ptr_write    ,
    112 //                   Tcontrol_t         read_ra                 ,
    113 //                   Tgeneral_address_t num_reg_ra_log          ,
    114 //                   Tgeneral_address_t num_reg_ra_phy          ,
    115 //                   Tcontrol_t         read_rb                 ,
    116 //                   Tgeneral_address_t num_reg_rb_log          ,
    117 //                   Tgeneral_address_t num_reg_rb_phy          ,
    118 //                   Tcontrol_t         read_rc                 ,
    119 //                   Tspecial_address_t num_reg_rc_log          ,
    120 //                   Tspecial_address_t num_reg_rc_phy          ,
    121 //                   Tcontrol_t         write_rd                ,
    122 //                   Tgeneral_address_t num_reg_rd_log          ,
    123 //                   Tgeneral_address_t num_reg_rd_phy_old      ,
    124 //                   Tgeneral_address_t num_reg_rd_phy_new      ,
    125 //                   Tcontrol_t         write_re                ,
    126 //                   Tspecial_address_t num_reg_re_log          ,
    127 //                   Tspecial_address_t num_reg_re_phy_old      ,
    128 //                   Tspecial_address_t num_reg_re_phy_new      )
    129 //     {
    130 //       this->ptr                     = ptr                   ;
    131 //       this->front_end_id            = front_end_id          ;
    132 //       this->context_id              = context_id            ;
    133 //       this->rename_unit_id          = rename_unit_id        ;
    134 //       this->depth                   = depth                 ;
    135 //       this->type                    = type                  ;
    136 //       this->operation               = operation             ;
    137 //       this->is_delay_slot           = is_delay_slot         ;
    138 //       this->address                 = address               ;
    139 //       this->exception               = exception             ;
    140 //       this->exception_use           = exception_use         ;
    141 //       this->store_queue_ptr_write   = store_queue_ptr_write ;
    142 //       this->load_queue_ptr_write    = load_queue_ptr_write  ;
    143 //       this->read_ra                 = read_ra               ;
    144 //       this->num_reg_ra_log          = num_reg_ra_log        ;
    145 //       this->num_reg_ra_phy          = num_reg_ra_phy        ;
    146 //       this->read_rb                 = read_rb               ;
    147 //       this->num_reg_rb_log          = num_reg_rb_log        ;
    148 //       this->num_reg_rb_phy          = num_reg_rb_phy        ;
    149 //       this->read_rc                 = read_rc               ;
    150 //       this->num_reg_rc_log          = num_reg_rc_log        ;
    151 //       this->num_reg_rc_phy          = num_reg_rc_phy        ;
    152 //       this->write_rd                = write_rd              ;
    153 //       this->num_reg_rd_log          = num_reg_rd_log        ;
    154 //       this->num_reg_rd_phy_old      = num_reg_rd_phy_old    ;
    155 //       this->num_reg_rd_phy_new      = num_reg_rd_phy_new    ;
    156 //       this->write_re                = write_re              ;
    157 //       this->num_reg_re_log          = num_reg_re_log        ;
    158 //       this->num_reg_re_phy_old      = num_reg_re_phy_old    ;
    159 //       this->num_reg_re_phy_new      = num_reg_re_phy_new    ;
    160 //     }
    161103  };
    162104
Note: See TracChangeset for help on using the changeset viewer.