Ignore:
Timestamp:
Apr 5, 2007, 4:17:30 PM (18 years ago)
Author:
rosiere
Message:

Interface normalisé
Début du banc de registres multi niveaux

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Makefile.Synthesis

    r3 r15  
    1616FPGA_CFG_FILE_GLOBAL            = configure.mkf
    1717
    18 #-----[ Tools ]--------------------------------------------
    19 VLIB                            = vlib
    20 VCOM                            = vcom
    21 VSIM                            = vsim -c -do "run -all; quit"
    22 
    23 ENV_XILINX                      = source $(TOOLS)/xilinx/settings.sh
    24 
    2518#-----[ Rules ]--------------------------------------------
    2619.PRECIOUS                       : $(DIR_LOG)/%.vhdl.log $(DIR_LOG)/%.vhdl_sim.log
    2720
    2821vhdl                            : execute $(DIR_WORK)
    29                                 @declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*_Pack.vhdl));                                             \
     22                                @                                                                                                       \
     23                                declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*_Pack.vhdl));                                              \
    3024                                declare -a log_files=($${vhdl_files[*]/%.vhdl/.vhdl.log});                                              \
    31                                 $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)};
    32                                 @declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*_Testbench.vhdl));                                        \
     25                                if $(TEST) $${#log_files[*]} -ne 0; then $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)}; fi           
     26                                @                                                                                                       \
     27                                declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*_Testbench.vhdl));                                 \
    3328                                declare -a log_files=($${vhdl_files[*]/%.vhdl/.vhdl.log});                                              \
    34                                 $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)};
    35                                 @declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*.vhdl|$(GREP_NOT) "(_Pack\.|_Testbench\.)"));             \
     29                                if $(TEST) $${#log_files[*]} -ne 0; then $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)}; fi           
     30                                @                                                                                                       \
     31                                declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*.vhdl|$(GREP_NOT) "(_Pack\.|_Testbench\.)"));              \
    3632                                declare -a log_files=($${vhdl_files[*]/%.vhdl/.vhdl.log});                                              \
    37                                 $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)};
     33                                if $(TEST) $${#log_files[*]} -ne 0; then $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)}; fi           
    3834
    3935vhdl_sim                        : vhdl
    40                                 @declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*_Testbench.vhdl));                                        \
     36                                @                                                                                                       \
     37                                declare -a vhdl_files=($$($(LS) $(DIR_VHDL)/*_Testbench.vhdl));                                         \
    4138                                declare -a log_files=($${vhdl_files[*]/%.vhdl/.vhdl_sim.log});                                          \
    42                                 $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)};
     39                                if $(TEST) $${#log_files[*]} -ne 0; then $(MAKE) $${log_files[*]/#$(DIR_VHDL)/$(DIR_LOG)}; fi
    4340
    4441fpga                            : vhdl_sim
    … …  
    5249                                        $(ECHO) -e ""                                     >> $(FPGA_CFG_FILE_LOCAL);                    \
    5350                                done
    54                                 @($(ENV_XILINX); $(CD) $(FPGA_CFG_FILE_GLOBAL_DIR); ./$(FPGA_CFG_FILE_GLOBAL)) 
     51                                @($(XILINX_ENV); $(CD) $(FPGA_CFG_FILE_GLOBAL_DIR); ./$(FPGA_CFG_FILE_GLOBAL)) 
    5552                                @$(MAKE) $(patsubst $(DIR_CFG)/%.cfg,$(DIR_LOG)/%.fpga.log,$(wildcard $(DIR_CFG)/*.cfg))
    5653
    5754$(DIR_LOG)/%.fpga.log           :
    5855                                @$(ECHO) "Synthetis on FPGA  : $*"
    59                                 @$(ENV_XILINX); $(MAKE) -f Makefile.mkf $*.ngc > $@
     56                                @$(XILINX_ENV); $(MAKE) -f Makefile.mkf $*.ngc > $@
    6057
    6158$(DIR_WORK)                     :
    6259                                @$(ECHO) "Create work-space  : $@"
    63                                 @$(VLIB) $@
     60                                @$(MODELTECH_VLIB) $@
    6461
    6562$(DIR_LOG)/%.vhdl_sim.log       : $(DIR_VHDL)/%.vhdl $(DIR_LOG)/%.vhdl.log
    6663                                @$(ECHO) "VHDL's Simulation: $*"
    67                                 @$(VSIM) "$(DIR_WORK).`$(BASENAME) $* |$(UPPERtoLOWER)`" > $@
     64                                @$(MODELTECH_VSIM) "$(DIR_WORK).`$(BASENAME) $* |$(UPPERtoLOWER)`" > $@
    6865                                declare -i count=`$(GREP) -ch "Test KO" $@`;            \
    6966                                if $(TEST) $$count -eq 0;                               \
    … …  
    7471$(DIR_LOG)/%.vhdl.log           : $(DIR_VHDL)/%.vhdl
    7572                                @$(ECHO) "VHDL's Compilation : $*"
    76                                 @$(VCOM) $< > $@
     73                                @$(MODELTECH_VCOM) $< > $@
    7774
    7875synthesis_clean                 :
Note: See TracChangeset for help on using the changeset viewer.