Ignore:
Timestamp:
Jun 5, 2007, 11:06:46 PM (17 years ago)
Author:
rosiere
Message:

Interface et Signal, c'est deux classes enregistres la valeurs des signaux à chaque cycle ... étape préparatoire avan le changement de la classe Vhdl_Testbench

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/IPs/systemC/processor/Morpheo/Behavioural/src/Interfaces_set_port.cpp

    r38 r40  
    1 #ifdef VHDL
    21/*
    32 * $Id$
     
    1312namespace behavioural          {
    1413
     14#ifdef VHDL
    1515  void Interfaces::set_port (Vhdl * & vhdl)
    1616  {
    1717    if (not _list_interface->empty())
    1818      {
    19         list<Interface*>::iterator i     = _list_interface->begin();
     19        list<Interface_fifo*>::iterator i     = _list_interface->begin();
    2020       
    2121        while (i != _list_interface->end())
     
    2626      }
    2727  };
     28#endif
    2829
     30
     31#ifdef VHDL_TESTBENCH
    2932  void Interfaces::set_port (Vhdl_Testbench * & vhdl_testbench)
    3033  {
    3134    if (not _list_interface->empty())
    3235      {
    33         list<Interface*>::iterator i     = _list_interface->begin();
     36        list<Interface_fifo*>::iterator i     = _list_interface->begin();
    3437       
    3538        while (i != _list_interface->end())
     
    4043      }
    4144  };
     45#endif
    4246
    4347}; // end namespace behavioural         
    4448}; // end namespace morpheo             
    45 #endif
Note: See TracChangeset for help on using the changeset viewer.