| Version 13 (modified by , 4 years ago) (diff) |
|---|
M1 SESI – Architecture des Processeurs et Optimisation
Énoncés des séances
- Énoncé 1 : TD – Rappels sur l'architecture du Mips
- Énoncé 2 : TME – VHDL – Environnement de simulation
- Énoncé 3 : TD – Pipeline MIPS (Corrigé?)
- Énoncé 4 : TD – Pipeline, Superpipeline, Optimisation de codes
- Énoncé 5 : TD – Superscalaire, Optimisation de codes
- Énoncé 6 : TD – Cache – Hiérarchie des mémoires
