Changes between Version 3 and Version 4 of Archi3TP1


Ignore:
Timestamp:
Oct 6, 2014, 6:21:46 PM (11 years ago)
Author:
meunier
Comment:

--

Legend:

Unmodified
Added
Removed
Modified
  • Archi3TP1

    v3 v4  
    1111== 1. Spécification ==
    1212
    13 Dessinez sur une feuille (ou sur un logiciel adapté) les machines d'état du cache L1 write-through à invalidations et du contrôleur mémoire associé, en étant le plus précis possible.
     13Dessinez sur une feuille (ou sur un logiciel adapté) les machines d'état du cache L1 write-through à invalidations et du contrôleur mémoire associé, en étant le plus précis possible. On s'intéresse pour ce TP uniquement à la partie données du cache : on suppose en effet que le processeur émet directement des requêtes de lecture et d'écritures, et non les adresses des instructions. De plus, on ne s'intéresse pas aux requêtes à des adresses non cachées : on suppose donc que toutes les requêtes sont à des adresses cachées.
     14
    1415Ce dessin fera partie du rendu, ne le négligez donc pas.
    1516