| Version 38 (modified by , 4 years ago) ( diff ) |
|---|
Cours Architecture des Systèmes Multi-Processeurs
Equipe pédagogique 2021
- Cours et TME créés par le Professeur Alain Greiner
- Pirouz Bazarguan Sabet
- Franck Wajsbürt
Enoncés de TP
- TP1 Protocole Pibus & prototypage virtuel
- TP2 Déploiement de code sur processeur programmable
- TP3 Architecture interne du contrôleur de caches L1
- TP4 Caractérisation et dimensionnement des caches
- TP5 Partage du bus dans les architectures multi-processeurs
- TP6 Entrées/sorties et Interruptions vectorisées
- TP7 Périphériques à capacité DMA
- TP8 Contrôleur de disque et partage des périphériques
- TP9 Applications multi-tâches coopératives
- TP10 Partage du processeur / Commutation des tâches
Annales d'examen (téléchargeables en format .pdf)
Questions / Réponses
{{{!protected
}}}
Documents annexes
Attachments (6)
- examen-MULTI-2010-juin.pdf (124.6 KB ) - added by 15 years ago.
- examen-MULTI-2011-juin.pdf (153.7 KB ) - added by 13 years ago.
- examen-MULTI-2014-juin.pdf (144.6 KB ) - added by 6 years ago.
- Examen-MULTI-2020-mai_test.doc (38.0 KB ) - added by 6 years ago.
- Examen-MULTI-2020-mai_A.doc (109.5 KB ) - added by 6 years ago.
- Examen-MULTI-2020-mai_B.doc (43.0 KB ) - added by 6 years ago.
Download all attachments as: .zip
Note:
See TracWiki
for help on using the wiki.
