Ignore:
File:
1 edited

Legend:

Unmodified
Added
Removed

  • latest/test_regression/02052006/system.cpp

    r23 r1  
    1313
    1414struct test : sc_module {
    15   int32_t                         reg;
     15  int                             reg;
    1616  sc_signal<bool>                 reg_bool;
    1717  sc_signal<int>                  reg_int;
    … …  
    3838      ASSERT(((unsigned int)reg)    == reg_unsigned_int   .read());
    3939      ASSERT(((char)  reg)        == reg_char  .read());
    40 #if 0
    41       cout << (double)reg << " " << reg_double.read() << endl;
    42       cout << sizeof (double) << " " << sizeof (reg_double.read()) << endl;
    43 #endif
    4440      ASSERT(((double)reg)          == reg_double.read());
    4541      ASSERT(((long)  reg)          == reg_long  .read());
    … …  
    5248      ASSERT(((signed int) reg & 0xFFFFFFFF) == (signed int) (reg_i32 .read()));
    5349      ASSERT(((signed int) reg & 0x0000FFFF) == (signed int) (reg_i16 .read()));
    54       ASSERT(((signed int) reg & 0x0000003F) == (signed int) (reg_i6  .read()));
     50      ASSERT(((signed int) reg & 0x0000003F)  == (signed int) (reg_i6  .read()));
    5551      reg        = reg + 1;
    5652      reg_bool   = reg & 1;
    … …  
    5854      reg_unsigned_int = reg;
    5955      reg_char   = reg;
    60       reg_double .write(reg);
     56      reg_double = reg;
    6157      reg_long   = reg;
    6258      reg_ui32   = reg;
    … …  
    8480
    8581  SC_HAS_PROCESS(test);
    86     test (sc_module_name n) : sc_module (n),
     82        test (sc_module_name n) : sc_module (n),
    8783    clk("clk")
    8884  {
    89     SC_METHOD(trans);
    90     sensitive << clk.pos();
     85                SC_METHOD(trans);
     86                sensitive << clk.pos();
    9187    dont_initialize();
    92   };
     88        };
    9389};
    9490
    9591int sc_main (int argc, char *argv[])
    9692{
    97   sc_clock        signal_clk("my_clock",1, 0.5);
     93        sc_clock        signal_clk("my_clock",1, 0.5);
    9894  sc_signal<bool> resetn("resetn");
    9995
    … …  
    10298  test1.resetn (resetn);
    10399
    104   // Init & run
    105   sc_start (0);
     100        // Init & run
     101        sc_start (0);
    106102
    107103  resetn = false;
    108   sc_start (4);
     104        sc_start (4);
    109105  resetn = true;
    110106  sc_start (100);
    111107
    112   return EXIT_SUCCESS;
     108        return EXIT_SUCCESS;
    113109}
    114110
Note: See TracChangeset for help on using the changeset viewer.