source: trunk/modules/vci_io_bridge/caba/source/include/vci_io_bridge.h @ 403

Last change on this file since 403 was 240, checked in by fraga, 12 years ago

Adding component vci_io_bridge
File size: 23.5 KB
Line 
1/* -*- c++ -*-
2 * File : vci_io_bridge.h
3 * Copyright (c) UPMC, Lip6, SoC
4 * Date : 16/04/2012
5 *
6 * SOCLIB_LGPL_HEADER_BEGIN
7 *
8 * This file is part of SoCLib, GNU LGPLv2.1.
9 *
10 * SoCLib is free software; you can redistribute it and/or modify it
11 * under the terms of the GNU Lesser General Public License as published
12 * by the Free Software Foundation; version 2.1 of the License.
13 *
14 * SoCLib is distributed in the hope that it will be useful, but
15 * WITHOUT ANY WARRANTY; without even the implied warranty of
16 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
17 * Lesser General Public License for more details.
18 *
19 * You should have received a copy of the GNU Lesser General Public
20 * License along with SoCLib; if not, write to the Free Software
21 * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
22 * 02110-1301 USA
23 *
24 * SOCLIB_LGPL_HEADER_END
25 */
26
27//////Utilisation Considerations////////////////////////////////////////////////
28//
29// - IOMMU PTPR pointer must fit in 32 bits (with a classical 2 level 4K page
30//   table in a 32 bit virtual space, it means a maximum of 45 bits in physical
31//   address)
32//
33// - Physical address must fit in two 32 bit words
34//
35// - Maximal number of flits in a write transaction cannot be bigger than (n° of
36//   words in a chache line)/2
37//
38// - Page Tables must have the format used in TSAR (compatible with component
39//   generic_tlb)
40//
41// - IO's segment size must be the same in both networks
42//
43// - Write operations on IOMMU configuration registers (PTPR, ACTIVE) can only
44//   be done when DMA_TLB FSM is IDLE. It should, preferably, be done before
45//   starting any transfers. Pseudo register INVAL may be modified any time.
46//
47// - Similarly, write operations on the interruptions registers can only be done
48//   when the dedicated FSM is IDLE.               
49////////////////////////////////////////////////////////////////////////////////
50
51 
52///////TODO List///////////////////////////////////////////////////////////////
53//
54// Tableau de correspondance d'adresses physique - IO (pour CONFIG_CMD)
55//
56// Conversion 32 (entree) à 64 (sortie) bits (champ data). Dans les deux senses (CMD et RSP)
57//
58// Ne pas garder tous les champs WRITE CMD dans les FIFO a chaque flit
59// (seulement 'data' et 'be')
60///////////////////////////////////////////////////////////////////////////////
61
62#ifndef SOCLIB_CABA_VCI_IO_BRIDGE_H
63#define SOCLIB_CABA_VCI_IO_BRIDGE_H
64
65#include <inttypes.h>
66#include <systemc>
67#include "caba_base_module.h"
68#include "generic_fifo.h"
69#include "generic_tlb.h"
70#include "mapping_table.h"
71#include "address_decoding_table.h"
72#include "static_assert.h"
73#include "transaction_tab_io.h"
74#include "vci_initiator.h"
75#include "vci_target.h"
76
77namespace soclib {
78namespace caba {
79
80using namespace soclib::common;
81
82////////////////////////////////////////////
83template<typename vci_param_d,typename vci_param_x, typename vci_param_io >
84class VciIoBridge
85////////////////////////////////////////////
86    : public soclib::caba::BaseModule
87{
88    typedef uint32_t tag_t;
89    typedef uint32_t type_t;
90   
91    // Address field may change between direct, extenal and IO network
92    typedef typename vci_param_d::addr_t        paddr_t; 
93    typedef typename vci_param_x::addr_t        paddr_t_x; // Just the cache line, for example
94    typedef typename vci_param_io::addr_t       vaddr_t;
95   
96    // Data field may change for external network
97    typedef typename vci_param_x::data_t      vci_data_t_x;
98    // Srcid field may change for external network
99    typedef typename vci_param_x::srcid_t     vci_srcid_t_x;
100   
101    // Other fields must coincide   
102    typedef typename vci_param_d::srcid_t     vci_srcid_t; 
103    typedef typename vci_param_d::data_t      vci_data_t;   
104    typedef typename vci_param_d::be_t        vci_be_t;
105    typedef typename vci_param_d::trdid_t     vci_trdid_t;
106    typedef typename vci_param_d::pktid_t     vci_pktid_t;
107    typedef typename vci_param_d::plen_t      vci_plen_t;
108    typedef typename vci_param_d::cmd_t       vci_cmd_t;
109    typedef typename vci_param_d::contig_t    vci_contig_t;
110    typedef typename vci_param_d::eop_t       vci_eop_t;
111    typedef typename vci_param_d::const_t     vci_cons_t;
112    typedef typename vci_param_d::wrap_t      vci_wrap_t;
113    typedef typename vci_param_d::clen_t      vci_clen_t;
114    typedef typename vci_param_d::cfixed_t    vci_cfixed_t;
115
116    typedef typename vci_param_d::rerror_t    vci_rerror_t;
117
118    enum {
119        CACHE_LINE_MASK = 0xFFFFFFFFC0, 
120        PPN1_MASK = 0x0007FFFF, 
121        PPN2_MASK = 0x0FFFFFFF, 
122        K_PAGE_OFFSET_MASK = 0x00000FFF, 
123        M_PAGE_OFFSET_MASK = 0x001FFFFF,
124        PTE2_LINE_OFFSET   = 0x00007000, // bits 12,13,14.
125        PTE1_LINE_OFFSET   = 0x01E00000, // bits 21,22,23,24
126    };
127 
128    //DMA (from Peripherals to XRAM)
129    enum dma_cmd_fsm_state { 
130        DMA_CMD_IDLE,
131        DMA_CMD_TRT_LOCK,
132        DMA_CMD_TRT_WAIT,
133        DMA_CMD_TRT_SET,
134        DMA_CMD_FIFO_PUT,
135        DMA_CMD_FIFO_MISS_PUT,
136        DMA_CMD_TLB_MISS_WAIT,
137        DMA_CMD_TLB_MISS_STORE,
138        DMA_CMD_ERROR,
139    };
140   
141    enum dma_rsp_fsm_state { 
142        DMA_RSP_IDLE,
143        DMA_RSP_TRT_LOCK,
144        DMA_RSP_FIFO_PUT, 
145        DMA_RSP_FIFO_ERROR_PUT,
146    };
147   
148    // Allocates the transaction_tab_dma
149    enum alloc_trt_dma_fsm_state {
150        ALLOC_TRT_DMA_CMD,
151        ALLOC_TRT_DMA_RSP
152    };
153     
154
155    enum dma_tlb_fsm_state {   
156        DMA_TLB_IDLE,
157        DMA_TLB_MISS,
158        DMA_TLB_PTE1_GET,
159        DMA_TLB_PTE1_SELECT,
160        DMA_TLB_PTE1_UPDT,
161        DMA_TLB_PTE2_GET,                                                 
162        DMA_TLB_PTE2_SELECT,
163        DMA_TLB_PTE2_UPDT,
164        DMA_TLB_WAIT_TRANSACTION,
165        DMA_TLB_RETURN,
166        // Treatment of CONFIG FSM request
167        DMA_TLB_INVAL_CHECK,
168        DMA_TLB_INVAL_SCAN
169        };
170   
171    //CONFIG (from Direct Network to Peripherals)
172    enum config_cmd_fsm_state { 
173        CONFIG_CMD_IDLE,
174        CONFIG_CMD_TRT_LOCK,
175        CONFIG_CMD_TRT_WAIT,
176        CONFIG_CMD_TRT_SET,
177        CONFIG_CMD_FIFO_PUT,
178       
179        // IOB private configuration segment
180        CONFIG_CMD_PTPR_WRITE,
181        CONFIG_CMD_PTPR_READ,
182        CONFIG_CMD_ACTIVE_WRITE,
183        CONFIG_CMD_ACTIVE_READ,
184        CONFIG_CMD_BVAR_READ,
185        CONFIG_CMD_ETR_READ,
186        CONFIG_CMD_BAD_ID_READ,
187        CONFIG_CMD_INVAL_REQ,
188        CONFIG_CMD_INVAL,
189        CONFIG_CMD_IT_ADDR_IOMMU_WRITE_1,
190        CONFIG_CMD_IT_ADDR_IOMMU_WRITE_2,
191        CONFIG_CMD_IT_ADDR_IOMMU_READ_1,
192        CONFIG_CMD_IT_ADDR_IOMMU_READ_2,
193        CONFIG_CMD_IT_ADDR_WRITE_1,
194        CONFIG_CMD_IT_ADDR_WRITE_2,
195        CONFIG_CMD_IT_ADDR_READ_1,
196        CONFIG_CMD_IT_ADDR_READ_2,
197        CONFIG_CMD_ERROR_WAIT,
198        CONFIG_CMD_ERROR_RSP
199        };
200   
201    enum config_rsp_fsm_state { 
202        CONFIG_RSP_IDLE,
203        CONFIG_RSP_TRT_LOCK,
204        CONFIG_RSP_FIFO_PUT
205    };
206   
207    // Allocates the transaction_tab_dma
208    enum alloc_trt_config_fsm_state {
209        ALLOC_TRT_CONFIG_CMD,
210        ALLOC_TRT_CONFIG_RSP
211        };
212   
213    //MISS TRANSACTIONS (to Direct Network)
214    enum miss_init_fsm_state { 
215        MISS_INIT_IDLE_MISS,
216        MISS_INIT_IDLE_IRQ,
217        MISS_INIT_IRQ_CMD,
218        MISS_INIT_IRQ_RSP,
219        MISS_INIT_TLB_MISS_CMD,
220        MISS_INIT_TLB_MISS_RSP
221        };
222   
223    /////////////////////////////////////////////////////////////////
224
225    // Configuration Error Type 
226    enum config_error_type {
227        READ_OK     = 0, 
228        READ_ERROR  = 1, 
229        WRITE_OK    = 2,
230        WRITE_ERROR = 3
231        };
232 
233    // Miss types for iotlb
234    enum tlb_miss_type_e
235    {
236        PTE1_MISS, 
237        PTE2_MISS
238        };
239   
240    // IOB Configuration registers
241    // Required segment size = (8 + 2*nb_periph) words
242    enum {
243        IOB_IOMMU_PTPR = 0,     // R/W  : Page Table Pointer Register
244        IOB_IOMMU_ACTIVE = 1,   // R/W  : IOMMU activated if not 0
245        IOB_IOMMU_BVAR = 2,     // R    : Bad Virtual Address
246        IOB_IOMMU_ETR = 3,      // R    : Error type
247        IOB_IOMMU_BAD_ID = 4,   // R    : Faulty peripheral Index
248        IOB_INVAL_PTE = 5,      //   W  : Invalidate PTE. Virtual Address
249        IOB_IT_ADDR_IOMMU_LO = 6,    // R/W
250        IOB_IT_ADDR_IOMMU_HI = 7,    // R/W
251        IOB_IT_ADDR_BEGIN = 8        // R/W : One register by IO
252                                     // Addressed by two 32-bit words each
253    };
254
255   
256    // Error Type
257    enum mmu_error_type_e
258    {
259        MMU_NONE                      = 0x0000, // None
260        MMU_WRITE_ACCES_VIOLATION     = 0x0008, // Write access of write access to a non writable page (bit W in flags)
261        MMU_WRITE_PT1_ILLEGAL_ACCESS  = 0x0040, // Write access of Bus Error accessing Table 1       
262        MMU_READ_PT1_UNMAPPED         = 0x1001, // Read access of Page fault on Page Table 1   
263        MMU_READ_PT2_UNMAPPED         = 0x1002, // Read access of Page fault on Page Table 2 
264        MMU_READ_PT1_ILLEGAL_ACCESS   = 0x1040, // Read access of Bus Error in Table1 access     
265        MMU_READ_PT2_ILLEGAL_ACCESS   = 0x1080, // Read access of Bus Error in Table2 access   
266        MMU_READ_DATA_ILLEGAL_ACCESS  = 0x1100, // Read access of Bus Error in cache access
267    };
268   
269
270public:
271    sc_in<bool>                             p_clk;
272    sc_in<bool>                             p_resetn;
273    sc_in<bool>                             *p_irq_in;     
274   
275    soclib::caba::VciInitiator<vci_param_x>     p_vci_ini_dma; // XRAM Noc
276    soclib::caba::VciTarget<vci_param_io>       p_vci_tgt_dma;
277   
278    soclib::caba::VciInitiator<vci_param_io>    p_vci_ini_config;
279    soclib::caba::VciTarget<vci_param_d>        p_vci_tgt_config;
280   
281    soclib::caba::VciInitiator<vci_param_d>     p_vci_ini_miss;
282
283private:
284    const size_t        m_words;
285    const size_t    m_nb_periph;
286
287    // STRUCTURAL PARAMETERS
288    // soclib::common::AddressDecodingTable<unsigned long, bool>   m_locality_table_config;
289    // soclib::common::AddressDecodingTable<unsigned long, int>    m_routing_table_config;
290    //const soclib::common::MappingTable&                   m_mtio;
291   
292    uint32_t                                    m_transaction_tab_dma_lines;
293    TransactionTabIO                            m_transaction_tab_dma;  // dma transaction table
294   
295    uint32_t                                    m_transaction_tab_config_lines;
296    TransactionTabIO                            m_transaction_tab_config;       // config transaction table
297   
298    // Direct Network
299    const soclib::common::Segment                               m_segment_config;
300    const vci_srcid_t                                           m_srcid_miss;
301    // XRAM Network
302    const vci_srcid_t_x                                         m_srcid_dma;
303    // IO Network
304    const soclib::common::Segment                               m_segment_io;
305    const vci_srcid_t                                           m_srcid_config;
306
307    const size_t                                                m_iotlb_ways;
308    const size_t                                                m_iotlb_sets;
309    const size_t                                                m_paddr_nbits; 
310
311
312    /////////////////////////////////////////////
313    // debug variables (for each FSM)
314    /////////////////////////////////////////////
315    uint32_t                            m_debug_start_cycle;
316    bool                                m_debug_ok;
317   
318    bool                                m_debug_dma_cmd_fsm;
319    bool                                m_debug_dma_rsp_fsm;
320    bool                                m_debug_dma_tlb_fsm;
321    bool                                m_debug_config_cmd_fsm;
322    bool                                m_debug_config_rsp_fsm;
323    bool                                m_debug_miss_init_fsm;
324
325    ///////////////////////////////
326    // MEMORY MAPPED REGISTERS
327    ///////////////////////////////
328    sc_signal<uint32_t>     r_iommu_ptpr;       // page table pointer register
329    sc_signal<bool>         r_iommu_active;         // iotlb mode
330    sc_signal<uint32_t>     r_iommu_bvar;       // iommu bad address
331    sc_signal<uint32_t>     r_iommu_etr;        // iommu error type
332    sc_signal<uint32_t>     r_iommu_bad_id;     // ID of the peripheral that tried bad operation
333   
334    sc_signal<paddr_t>     r_it_addr_iommu;        // iommu error type
335    paddr_t                *r_it_addr;        // iommu error type
336 
337        ///////////////////////////////////
338    // DMA_CMD FSM REGISTERS
339    ///////////////////////////////////
340    sc_signal<int>          r_dma_cmd_fsm;                              // state register
341    sc_signal<int>          r_dma_cmd_fsm_save; //saves current state when miss interruption happens
342    sc_signal<bool>         r_miss_interrupt;
343   
344    sc_signal<int>          r_dma_cmd_count;
345    sc_signal<vci_trdid_t>  r_dma_cmd_trt_index; 
346    sc_signal<paddr_t>      r_dma_paddr;
347   
348    GenericFifo<paddr_t>        m_dma_cmd_addr_fifo;
349    //GenericFifo<size_t>       m_dma_cmd_length_fifo;
350    GenericFifo<vci_srcid_t>    m_dma_cmd_srcid_fifo;
351    GenericFifo<vci_trdid_t>    m_dma_cmd_trdid_fifo;
352    GenericFifo<vci_pktid_t>    m_dma_cmd_pktid_fifo;
353    GenericFifo<vci_be_t>       m_dma_cmd_be_fifo;
354    GenericFifo<vci_cmd_t>      m_dma_cmd_cmd_fifo;
355    GenericFifo<vci_contig_t>   m_dma_cmd_contig_fifo;
356    GenericFifo<vci_data_t>     m_dma_cmd_data_fifo;
357    GenericFifo<vci_eop_t>      m_dma_cmd_eop_fifo;
358    GenericFifo<vci_cons_t>     m_dma_cmd_cons_fifo;
359    GenericFifo<vci_plen_t>     m_dma_cmd_plen_fifo;
360    GenericFifo<vci_wrap_t>     m_dma_cmd_wrap_fifo;
361    GenericFifo<vci_cfixed_t>   m_dma_cmd_cfixed_fifo;
362    GenericFifo<vci_clen_t>     m_dma_cmd_clen_fifo;
363
364    // Command storage registers (in case of miss tlb)
365    sc_signal<paddr_t>              r_miss_paddr; 
366    sc_signal<vci_cmd_t>            r_miss_cmd ;
367    sc_signal<vci_contig_t>         r_miss_contig; 
368    sc_signal<vci_cons_t>           r_miss_cons ;
369    sc_signal<vci_plen_t>           r_miss_plen ;
370    sc_signal<vci_wrap_t>           r_miss_wrap ;
371    sc_signal<vci_cfixed_t>         r_miss_cfixed; 
372    sc_signal<vci_clen_t>           r_miss_clen ;
373    sc_signal<vci_srcid_t>          r_miss_srcid ;
374    sc_signal<vci_trdid_t>          r_miss_trdid ;
375    sc_signal<vci_pktid_t>          r_miss_pktid ;
376    vci_data_t                      *r_miss_data ; 
377    vci_be_t                        *r_miss_be;
378   
379    // Error registers
380    sc_signal<int>          r_dma_error_type;   
381    sc_signal<vci_trdid_t>  r_dma_error_trdid; 
382    sc_signal<vci_pktid_t>  r_dma_error_pktid; 
383   
384    ///////////////////////////////////
385    // DMA_TLB FSM REGISTERS
386    ///////////////////////////////////
387    sc_signal<int>          r_dma_tlb_fsm;                  // state register
388    sc_signal<bool>         r_waiting_transaction;  // Flag for returning from
389                                                    // invalidation interruptions
390    sc_signal<int>          r_tlb_miss_type;
391
392    sc_signal<vaddr_t>      r_iotlb_vaddr;              // virtual address for a tlb miss
393    sc_signal<paddr_t>      r_iotlb_paddr;                  // physical address of pte
394    sc_signal<uint32_t>     r_iotlb_pte_flags;      // pte1 or first word of pte2
395    sc_signal<uint32_t>     r_iotlb_pte_ppn;        // second word of pte2
396    sc_signal<size_t>       r_iotlb_way;                    // selected way in tlb   
397    sc_signal<size_t>       r_iotlb_set;                    // selected set in tlb   
398   
399    //////////////////////////////////////////////////////////////////
400    // IOTLB 
401    //////////////////////////////////////////////////////////////////
402    GenericTlb<paddr_t>         r_iotlb;
403       
404    ///////////////////////////////////
405    // DMA_RSP FSM REGISTERS
406    ///////////////////////////////////
407    sc_signal<int>          r_dma_rsp_fsm;
408
409        sc_signal<vci_trdid_t>  r_dma_rtrdid; 
410        sc_signal<vci_srcid_t>  r_dma_rsrcid;   
411   
412    GenericFifo<vci_data_t>     m_dma_rsp_data_fifo;
413    GenericFifo<vci_srcid_t>    m_dma_rsp_rsrcid_fifo;
414    GenericFifo<vci_trdid_t>    m_dma_rsp_rtrdid_fifo;
415    GenericFifo<vci_pktid_t>    m_dma_rsp_rpktid_fifo;
416    GenericFifo<vci_eop_t>      m_dma_rsp_reop_fifo;
417    GenericFifo<vci_rerror_t>   m_dma_rsp_rerror_fifo;
418       
419    //Communication between DMA_CMD and DMA_RSP
420    sc_signal<bool>     r_dma_cmd_rsp_erase_req;
421        sc_signal<bool>     r_dma_cmd_error_req; 
422    //Communication between DMA_CMD and TLB
423    sc_signal<bool>     r_dma_tlb_req;
424    sc_signal<bool>     r_tlb_dma_untreated; 
425        sc_signal<bool>     r_dma_tlb_error_req; 
426    sc_signal<int>      r_tlb_error_type;   
427    //Communication betweeen TLB and CONFIG_CMD
428    sc_signal<bool>         r_config_tlb_req;
429    sc_signal<vaddr_t>      r_config_tlb_inval_vaddr;
430   
431    ///////////////////////////////////
432    // ALLOC_TRT_DMA FSM REGISTERS
433    ///////////////////////////////////
434    sc_signal<int>          r_alloc_trt_dma_fsm;                        // state register
435
436
437    ///////////////////////////////////
438    // CONFIG_CMD FSM REGISTERS
439    ///////////////////////////////////
440    sc_signal<int>          r_config_cmd_fsm;                   // state register
441   
442    sc_signal<vci_trdid_t>       r_config_cmd_trt_index; 
443   
444    GenericFifo<paddr_t>        m_config_cmd_addr_fifo;
445    //GenericFifo<size_t>       m_config_cmd_length_fifo;
446    GenericFifo<vci_srcid_t>    m_config_cmd_srcid_fifo;
447    GenericFifo<vci_trdid_t>    m_config_cmd_trdid_fifo;
448    GenericFifo<vci_pktid_t>    m_config_cmd_pktid_fifo;
449    GenericFifo<vci_be_t>       m_config_cmd_be_fifo;
450    GenericFifo<vci_cmd_t>      m_config_cmd_cmd_fifo;
451    GenericFifo<vci_contig_t>   m_config_cmd_contig_fifo;
452    GenericFifo<vci_data_t>     m_config_cmd_data_fifo;
453    GenericFifo<vci_eop_t>      m_config_cmd_eop_fifo;
454    GenericFifo<vci_cons_t>     m_config_cmd_cons_fifo;
455    GenericFifo<vci_plen_t>     m_config_cmd_plen_fifo;
456    GenericFifo<vci_wrap_t>     m_config_cmd_wrap_fifo;
457    GenericFifo<vci_cfixed_t>   m_config_cmd_cfixed_fifo;
458    GenericFifo<vci_clen_t>     m_config_cmd_clen_fifo;
459   
460   
461    // Private configuration registers
462    sc_signal<int>          r_config_error_type; // rerror field
463    sc_signal<vci_data_t>   r_config_first_word;   
464    sc_signal<int>          r_it_index;
465   
466    GenericFifo<vci_data_t>   m_config_local_data_fifo;
467    GenericFifo<vci_srcid_t>  m_config_local_rsrcid_fifo;
468    GenericFifo<vci_trdid_t>  m_config_local_rtrdid_fifo;
469    GenericFifo<vci_pktid_t>  m_config_local_rpktid_fifo;
470    GenericFifo<vci_eop_t>    m_config_local_reop_fifo;
471    GenericFifo<vci_rerror_t> m_config_local_rerror_fifo;
472    sc_signal<vaddr_t>      r_config_vaddr;
473   
474
475    ///////////////////////////////////
476    // CONFIG_RSP FSM REGISTERS
477    ///////////////////////////////////
478    sc_signal<int>          r_config_rsp_fsm;
479
480        sc_signal<vci_trdid_t>  r_config_rtrdid; 
481        sc_signal<vci_srcid_t>  r_config_rsrcid;
482   
483    GenericFifo<vci_data_t>   m_config_rsp_data_fifo;
484    GenericFifo<vci_srcid_t>  m_config_rsp_rsrcid_fifo;
485    GenericFifo<vci_trdid_t>  m_config_rsp_rtrdid_fifo;
486    GenericFifo<vci_pktid_t>  m_config_rsp_rpktid_fifo;
487    GenericFifo<vci_eop_t>    m_config_rsp_reop_fifo;
488    GenericFifo<vci_rerror_t> m_config_rsp_rerror_fifo;
489       
490    // Defines priority between the two response FIFOs (local and remote)
491    sc_signal<bool>         r_config_rsp_fifo_local_priority; 
492                                                           
493    //Communication between CONFIG_CMD and CONFIG_RSP
494    sc_signal<bool>     r_config_cmd_rsp_erase_req; // used to signal an erasing on TRT table
495   
496    ///////////////////////////////////
497    // ALLOC_TRT_CONFIG FSM REGISTERS
498    ///////////////////////////////////
499    sc_signal<int>          r_alloc_trt_config_fsm;                             // state register
500
501    ///////////////////////////////////
502    // MISS_INIT FSM REGISTERS
503    ///////////////////////////////////
504    sc_signal<int>          r_miss_init_fsm;
505
506        sc_signal<vci_data_t>   r_miss_rdata;
507        sc_signal<vci_pktid_t>  r_miss_rpktid; 
508        sc_signal<vci_trdid_t>  r_miss_rtrdid; 
509        sc_signal<vci_rerror_t> r_miss_rerror; 
510        sc_signal<vci_eop_t>    r_miss_reop; 
511        //sc_signal<vci_data_t> r_miss_rsrcid;
512       
513    sc_signal<size_t>   r_miss_rsp_cpt;
514   
515    //IRQ
516        sc_signal<uint32_t>     r_irq_pending; 
517        sc_signal<uint32_t>     r_irq_mask; 
518        sc_signal<uint32_t>     r_irq_chosen; 
519
520
521    //Communication between TLB and MISS_INIT
522    sc_signal<bool>         r_tlb_miss_init_req;
523    sc_signal<bool>         r_miss_init_error; 
524   
525    ////////////////////////////////////
526    // MISS PREFETCH BUFFER
527    ///////////////////////////////////
528    //DMA_TLB FSM is its owner.
529    //CONFIG FSM must set a request in order to access the resource (invalidation)
530
531    // Proposition : Buffer with some lines (4, for example). It could be
532    // indexed from the bit 20.
533 
534    vci_data_t                *r_miss_buf_data;     // cache line data buffer
535    bool                    r_miss_buf_valid;       // For individual invalidation,
536                                                    // we could rather use the Valid bit at each PTE
537    sc_signal<paddr_t>      r_miss_buf_tag;         // chache line number 
538    sc_signal<paddr_t>      r_miss_buf_vaddr_begin; // Virtual address of the first PTE on the line
539   
540    bool                    r_miss_buf_first_level; // useful only if using both types of pages
541   
542    ////////////////////////////////
543    // Activity counters
544    ////////////////////////////////
545   
546    uint32_t m_cpt_total_cycles;            // total number of cycles
547   
548    // TLB activity counters
549    uint32_t m_cpt_iotlb_read;              // number of iotlb read
550    uint32_t m_cpt_iotlb_miss;              // number of iotlb miss
551    uint32_t m_cost_iotlb_miss;             // number of blocking cycles (not the treatment cycles itself)
552    uint32_t m_cpt_iotlbmiss_transaction;   // number of iotlb miss transactions to Mem Cache
553    uint32_t m_cost_iotlbmiss_transaction;  // cumulated duration for iotlb miss transactions
554
555    //Transaction Tabs (TRTs) activity counters
556    uint32_t m_cpt_trt_dma_full;            // DMA TRT full when a new command arrives
557    uint32_t m_cpt_trt_dma_full_cost;       // total number of cycles blocked
558    uint32_t m_cpt_trt_config_full;         // Config TRT full when a new command arrives
559    uint32_t m_cpt_trt_config_full_cost;    // total number of cycles blocked
560
561    // FSM activity counters
562    // unused on print_stats
563    uint32_t m_cpt_fsm_dma_cmd          [32]; 
564    uint32_t m_cpt_fsm_dma_rsp          [32]; 
565    uint32_t m_cpt_fsm_dma_tlb          [32]; 
566    uint32_t m_cpt_fsm_alloc_trt_dma    [32]; 
567    uint32_t m_cpt_fsm_config_cmd       [32]; 
568    uint32_t m_cpt_fsm_config_rsp       [32]; 
569    uint32_t m_cpt_fsm_alloc_trt_config [32]; 
570    uint32_t m_cpt_fsm_miss_init        [32];
571 
572protected:
573    SC_HAS_PROCESS(VciIoBridge);
574
575public:
576    VciIoBridge(
577        sc_module_name insname,
578        size_t nb_periph,                               // maximun is 32
579        const soclib::common::MappingTable  &mtx,       //external network
580        const soclib::common::MappingTable  &mtd,       //direct network
581        const soclib::common::MappingTable  &mtio,      //io network
582        const soclib::common::Segment       &seg_config_iob,
583        const soclib::common::IntTab &tgt_index_iocluster,
584//        const soclib::common::IntTab &tgt_index_config,     // Direct Noc
585        const soclib::common::IntTab &init_index_direct,    // Direct Noc
586        const soclib::common::IntTab &tgt_index_iospace,    // IO Noc
587        const soclib::common::IntTab &init_index_iospace,   // IO Noc
588        const soclib::common::IntTab &init_index_dma,       // XRAM Noc
589        size_t dcache_words,
590        size_t   iotlb_ways,
591        size_t   iotlb_sets,
592        uint32_t debug_start_cycle,
593        bool     debug_ok);
594
595    ~VciIoBridge();
596
597    void print_stats();
598    void clear_stats();
599    void print_trace(size_t mode = 0);
600   
601
602private:
603    void transition();
604    void genMoore();
605};
606
607}}
608
609#endif /* SOCLIB_CABA_VCI_CC_VCACHE_WRAPPER_V4_H */
610
611// Local Variables:
612// tab-width: 4
613// c-basic-offset: 4
614// c-file-offsets:((innamespace . 0)(inline-open . 0))
615// indent-tabs-mode: nil
616// End:
617
618// vim: filetype=cpp:expandtab:shiftwidth=4:tabstop=4:softtabstop=4
619
620
621
622
Note: See TracBrowser for help on using the repository browser.