FrançaisEnglish

Fonctions pour compléter le flot de placement numérique : de la netlist au routage global

Date: 2018-2019

Contexte du stage

L'évolution des procédés technologiques d'intégration sur silicium est conçue pour rendre le traitement numérique de plus en plus rapide tout en coûtant moins en surface et en consommation d'énergie. Les coûts de fabrication et de logicels de CAO ne cessent eux, d'augmenter. Le laboratoire LIP6 fait évoluer depuis de nombreuses années les étapes de placement et routage de ce flot qu'elle diffuse sous une licence libre: FOSS for Free HW Coriolis .

Un flot de conception de circuit intégrés CMOS a été présenté lors de la journée Free Open Source Software (FOSS) for Free Hardware Design of SoC et à la conférence ISCAS 2018 [R1]. Il repose sur les outils :

Plusieurs circuits numériques ont déjà été réalisés avec des composants de ce flot [R1]. La Figure 1 ci-dessous présente un circuit réalisé par nos collègues japonais.

micro-controller

Micro-contrôleur réalisé par l'équipe de N. Shimizu (Tokai Université, Japon) [R1]

Il est prévu d'envoyer en fabrication une implémentation du RISC V en 2019, réalisée avec Coriolis.

Objectifs du stage

Nous souhaitons compléter les fonctionnalités du routeur pour respecter les contraintes des procédés technologiques actuels.

Les algorithmes développés seront intégrés à l'environnemnt Coriolis développ au LIP6 et distribué sous licence FOSS.

Le flot ainsi enrichi sera mis en oeuvre sur des circuits numériques et une implémentation du RISC-V [R2].

Travail à effectuer

Les tâches à réaliser durant ce stage sont les suivantes :

  • état de l'art des algorithmes de vérification d'analyse statique d'un circuit numérique (chaînes courtes en particulier),
  • prise en main de l'environnement Coriolis développé au LIP6,
  • étude de la structure de données de Coriolis ,
  • développement de l'algorithme pour l'analyse et la correction des chaînes courtes,
  • développement de l'algorithme de bufferisation des signaux fortement chargés (fanout),
  • intégration dans Coriolis ,
  • mise en oeuvre sur des exemples de circuits numériques,
  • mise en oeuvre sur une implémentation du RISC-V [R2].

Compétences requises

Compétences requises :

  • intérêt pour la synthèse physique des circuits intégrés
  • curiosité pour les outils de CAO de conception de circuits numériques VLSI CMOS
  • programmation en langages C++ et Python

Encadrement LIP6

Ce stage sera financé par le Lip6 au tarif déterminé par Sorbonne Université. Le stage se déroulera dans les locaux du Lip6. Il sera encadré par :

Marie-Minerve Louerat et Roselyne Chotin-Avot et Jean-Paul Chaput

Bibliographie

[R1](1, 2, 3) N.Shimizu, J.Akita, M.-M. Louërat, Haralampos-G. Stratigopoulos, J.-P. Chaput, D.Galayko Open Source Hardware and EDA Tools for Analog/Mixed-Signal Design and Prototyping In 2018 IEEE International Symposium on Circuits and Systems (ISCAS), Florence, Italie 2018
[R2](1, 2) RISC-V Publications