Wasga Server

	Participants	H. Mehrez, R. Chotin-Avot
	Durée	2014-2018
	Partenaires	Bull, CEA, Refex
Conception d'un accélérateur matériel hybride à base de FPGA

Consortium Accellera

	Accellera OSGI Open SystemC Initiative
	Accellera OSGI AMSWG SystemC for Analog/Mixed-Signal
	L'équipe CIAN est active dans le SystemC-AMS Academic Connection Program
	Accellera-AMS Forum
	SystemC-AMS.org

Heterogeneous Inception

	Participants	M.-M. Louerat, H. Aboushady, F. Pecheux
	Durée	2012-2015
	Partenaires	AlphaSip, Atrenta, Coventor, Continental, Dizain-Sync, Fraunhofer Institute, ST Microelectronics, Magillem Design Service, Oce, Reden, SmartSigns, IMEC, EPFL, INL, TU Delft, University Cantabria, University Zaragosa
	Web Site	Projet H-Inception
The general goal of H-INCEPTION is to develop and deploy a unified design environment for virtual prototyping of multi-domain microelectronics assisted systems to overcome the challenges related to their specification, dimensioning and verification

Beyond DREAMS

	Participants	M.-M. Louerat, H. Aboushady, F. Pecheux
	Durée	2008-2011
	Partenaires	Infineon, BOSCH, Fraunhofer Institute, ST Microelectronics, Magillem Design Service, TUV, CEA-LETI, TIMA, NXP, Dizain-Sync, TIWMC, TU Delft, IMEC-NL, EPFL
Design refinement of embedded analog and mixed-signal systems

Automics

	Participants	R. Iskander, M.-M. Louerat, J.-P. Chaput
	Durée	2012-2015
	Partenaires	AdMOS, AMS AG, Continental, ST Microelectronics, Valeo, EPFL, LAAS
	Web Site	https://www.automics.eu/
Pragmatic solution for parasitic-immune design of electronics ICs for automotive

Verdi

	Participants	R. Iskander, M.-M. Louerat, F. Pecheux
	Durée	2011-2014
	Partenaires	Infineon, Fraunhofer Institute, Magillem Design Service, NXP, Continental (France & Allemagne)
	Web Site	Verdi Project
Verification for heterogeneous Reliable Design and Integration Resume du projet Verdi

Robust FPGA

	Participants	H. Mehrez, R. Chotin-Avot
	Durée	2011-2014
	Partenaires	Telecom ParisTech, TIMA
	Web Site	Verdi Project
Conception d'un FPGA tolérant aux défauts

Synchronisation dans les Systèmes sur Puce Complexes - Génération d'Horloge

Responsable: D. Galayko

Cette activité adresse les défis de génération d'horloge dans les systèmes sur puce numériques complexes. Démarrée en 2006 à CIAN, elle a été financée par l'ANR à travers les projets HODISS (2007-2010) et HERODOTOS (2010-2014). Les partenaires de cette activité sont CEA-LETI, Supélec et Ecole Centrale de Lyon (laboratoire Ampère).

SPACES - Security Evaluation of Physically Attacked Cryptoprocessors in Embedded Systems

	Participants	P. Bazargan-Sabet
	Durée	2011-2014
	Partenaires Japon	Tohuku University (coordinateur), Kobe University, University of Electro-Communications Tokyo, National Institute of Advanced Industrial Science and Technology
	France	TeleCom-ParisTech (coordinateur), SAFRAN-Morpho
	Web Site	Projet Spaces

ASTECAS - A SofTwarE defined radio receiver based on a Configurable DSP and An RF Sigma-Delta ADC

	Participants	H. Mehrez, H. Aboushady
	Durée	2010-2013
	Partenaires	FlexRAS Technology, ITESM, CINVESTAV
	Web Site	Projet ASTECAS

SESAM - Smart multi-source Energy Scavenger for Autonomous Microsystems

	Participants	D. Galayko
	Durée	2008-2011
	Partenaires	CEA-LETI, ESIEE, TIMA
Mise en oeuvre d'une source d'électricité puisant l'énergie dans son environnement immédiat

WASABI : Wireless system And SystemC-AMS, Basic Infrastructure

	Participants	M.-M. Louerat, H. Aboushady, F. Pecheux
	Durée	2007-2010
	Partenaires	IEMN, ST Microelectronics, Magillem Design Systems