Ignore:
Timestamp:
Jul 27, 2017, 12:23:29 AM (7 years ago)
Author:
alain
Message:

1) Introduce independant command fields for the various devices in the thread descriptor.
2) Introduce a new dev_pic_enable_ipi() function in the generic PIC device
3) Fix two bugs identified by Maxime in the scheduler initialisation, and in the sched_select().
4) fix several bugs in the TSAR hal_kentry.S.
5) Introduce a third kgiet segment (besides kdata and kcode) in the TSAR bootloader.

Location:
trunk/hal/tsar_mips32/core
Files:
8 edited

Legend:

Unmodified
Added
Removed

  • trunk/hal/tsar_mips32/core/hal_drivers.c

    r266 r279  
    7575        /* update the PIC chdev extension */
    7676        pic->ext.pic.enable_timer = &soclib_pic_enable_timer;
     77        pic->ext.pic.enable_ipi   = &soclib_pic_enable_ipi;
    7778        pic->ext.pic.enable_irq   = &soclib_pic_enable_irq;
    7879        pic->ext.pic.disable_irq  = &soclib_pic_disable_irq;

  • trunk/hal/tsar_mips32/core/hal_interrupt.c

    r238 r279  
    2323
    2424#include <hal_types.h>
     25#include <hal_special.h>
    2526#include <kernel_config.h>
    2627#include <thread.h>
     28#include <printk.h>
    2729#include <do_interrupt.h>
    2830#include <hal_interrupt.h>
    29 #include <mips32_uzone.h>
    3031#include <soclib_pic.h>
    3132
    … …  
    3435                               reg_t    * regs_tbl )
    3536{
     37    irq_dmsg("\n[INFO] %s : enter at cycle %d\n", __FUNCTION__ , hal_time_stamp() );
     38
    3639        // update user time     
    3740        thread_user_time_update( this );
    … …  
    4548        // update kernel time
    4649        thread_kernel_time_update( this );
     50
     51    irq_dmsg("\n[INFO] %s : exit at cycle %d\n", __FUNCTION__ , hal_time_stamp() );
    4752}

  • trunk/hal/tsar_mips32/core/hal_irqmask.c

    r62 r279  
    2828inline void hal_disable_irq( uint32_t * old )
    2929{
    30         register unsigned int sr;
     30        register uint32_t sr;
    3131       
    3232        __asm__ volatile
    3333                (".set noat                          \n"
    34                  ".set noreorder                     \n"
    35                  "mfc0   $1,     $12                 \n"
    36                  "nop                                \n"
    37                  ".set reorder                       \n"
     34         "mfc0   $1,     $12                 \n"
    3835                 "or     %0,     $0,     $1          \n"
    3936                 "srl    $1,     $1,     1           \n"
    4037                 "sll    $1,     $1,     1           \n"
    4138                 "mtc0   $1,     $12                 \n"
    42                 ".set at                            \n"
    43                  : "=&r" (sr));
     39        ".set at                            \n"
     40                 : "=&r" (sr) );
    4441
    4542        if( old ) *old = sr;
    … …  
    4946inline void hal_enable_irq( uint32_t * old )
    5047{
    51         register unsigned int sr;
     48        register uint32_t sr;
    5249 
    5350        __asm__ volatile
    5451                (".set noat                          \n"
    55                  ".set noreorder                     \n"
    5652                 "mfc0   $1,     $12                 \n"
    57                  "nop                                \n"
    5853                 "or     %0,     $0,     $1          \n"
    59                  "ori    $1,     $1,     0x1         \n"
     54                 "ori    $1,     $1,     0xFF01      \n"
    6055                 "mtc0   $1,     $12                 \n"
    61                  "nop                                \n"
    62                  ".set reorder                       \n"
    63                  ".set at                            \n"
    64                  : "=&r" (sr));
     56         ".set at                            \n"
     57                 : "=&r" (sr) );
    6558 
    6659        if( old ) *old = sr;
    … …  
    7164{
    7265        __asm__ volatile
    73                 (".set noat                          \n"
    74                  ".set noreorder                     \n"
    75                  "mfc0    $1,    $12                 \n"
    76                  "ori     $2,    $0,      0xFF       \n"
    77                  "and     $2,    $2,      %0         \n"
    78                  "or      $1,    $1,      $2         \n"
    79                  "mtc0    $1,    $12                 \n"
    80                  ".set reorder                       \n"
    81                  ".set at                            \n"
    82                  : : "r" (old) : "$2");
     66                ( "mtc0    %0,    $12" : : "r" (old) );
    8367}
    8468
     69

  • trunk/hal/tsar_mips32/core/hal_kentry.S

    r121 r279  
    11/*
    2  * hal_kentry.S - exception/interrupt/syscall kernel entry point for MIPS32
     2 * hal_kentry.S - Interrupt / Exception / Syscall kernel entry point for MIPS32
    33 *
    44 * AUthors   Ghassan Almaless (2007,2008,2009,2010,2011,2012)
    … …  
    3030# or syscall for the TSAR_MIPS32 architecture. 
    3131#
    32 # - If the core is in user mode:
    33 #   . we desactivate the MMU.
    34 #   . we save the context in the uzone of the calling thread descriptor.
    35 #   . we increment the cores_in_kernel variable.
    36 #   . we call the relevant exception/interrupt/syscall handler
     32# When we enter the kernel, we test the ststus register:
     33# - If the core is in user mode, we desactivate the MMU, and we save
     34#   the core context in the uzone of the calling thread descriptor.
     35# - If the core is already in kernel mode (in case of interrupt),
     36#   we save the context in the kernel stack.
     37# - In both cases, we increment the cores_in_kernel variable,
     38#   and we call the relevant exception/interrupt/syscall handler
    3739#
    38 # - If the core is already in kernel mode:
    39 #   . we save the context in the kernel stack
    40 #   . we call the relevant exception/interrupt/syscall handler
    41 #
    42 # - In both cases, when the handler returns:
    43 #   . we restore the context
    44 #   . we reactivate the MMU ??? TODO
     40# When we exit the kernel after handler execution:
     41# - we restore the core context from the uzone
    4542#---------------------------------------------------------------------------------
    4643
    47         .section   .kentry,"ax",@progbits
    48         .extern    cpu_do_interrupt
    49         .extern    cpu_do_exception
    50         .extern    cpu_do_syscall
    51         .extern    cpu_kentry
    52         .extern    cpu_kexit
     44        .section   .kgiet, "ax", @progbits
     45
     46        .extern    hal_do_interrupt
     47        .extern    hal_do_exception
     48        .extern    hal_do_syscall
     49        .extern    cluster_core_kernel_enter
     50        .extern    cluster_core_kernel_exit
     51
    5352        .org       0x180
    54         .ent       kentry
    55         .global    kentry
    56         .global    kentry_load
     53        .ent       kernel_enter
     54        .global    kernel_enter
     55
    5756        .set       noat
    5857        .set       noreorder
    … …  
    6766
    6867#---------------------------------------------------------------------------------
    69 # Kernel Entry point
     68# Kernel Entry point for Interrupt / Exception / Syscall
    7069#---------------------------------------------------------------------------------
    7170
    72 kentry:
     71kernel_enter:
    7372        mfc0    $26,    $12                 # read SR to test user/kernel mode
    7473        andi    $26,    $26,  0x10          # User Mode bitmask
    … …  
    101100#---------------------------------------------------------------------------------------       
    102101# this code is executed when the core is in kernel mode:
    103 # - we use an uzone allocated in kernel stack.
     102# - we use an uzone dynamically allocated in kernel stack.
    104103# - we set the MMU off, set the MMU data_paddr extension to local_cxy,
    105104#   and save the CP2_MODE and CP2_DEXT to uzone.
    … …  
    141140
    142141#--------------------------------------------------------------------------------------
    143 # this code is executed in both modes, with the two following assumptions:
    144 # - $27 contains the pointer on uzone to save the cpu registers
     142# This code is executed in both modes, and saves the core context,
     143# with the two following assumptions:
     144# - $27 contains the pointer on uzone to save the core registers
    145145# - $29 contains the kernel stack pointer
    146146
    … …  
    186186        sw      $17,    (UZ_CR*4)($27)          # Save CR
    187187
    188         srl         $3,     $18,  5                 # put SR in kernel mode, IRQ disabled, clear exl
     188    # put SR in kernel mode, IRQ disabled, clear exl
     189        srl         $3,     $18,  5
    189190        sll     $3,         $3,   5     
    190191        mtc0    $3,         $12                         # Set new SR
    191192
    192         andi    $1,     $17,  0x3F          # $1 <= XCODE (from CR)
    193 
    194193        # signal that core enters kernel
    195         jal         cluster_core_kernel_enter
     194        la      $1,     cluster_core_kernel_enter
     195        jal         $1
    196196    nop
    197197
    198198#---------------------------------------------------------------------------------------
    199 # Depending on XCODE (in $1) , call the apropriate handler. The three called
    200 # functions take the same two arguments: thread pointer and uzone pointer.
     199# This code call the relevant Interrupt / Exception / Syscall handler,
     200# depending on XCODE in CP0_CR, with the two following assumptions:
     201# - $27 contains the pointer on uzone containing to save the core registers
     202# - $29 contains the kernel stack pointer
     203# The three handlers take the same two arguments: thread pointer and uzone pointer.
     204# The uzone pointer is saved in $19 to be used by kernel_exit.
     205
     206        mfc0    $17,    $13                 # $1 <= CR
     207        andi    $1,     $1,   0x3F          # $1 <= XCODE
    201208
    202209        mfc0    $4,     $4,   2             # $4 <= thread pointer (first arg)
    203210        or          $5,     $0,   $27               # $5 <= uzone pointer (second arg)
    204         or          $19,    $0,   $27           # $19 <= &uzone (for kentry_exit)
     211        or          $19,    $0,   $27           # $19 <= &uzone (for kernel_exit)
    205212
    206213        ori         $8,     $0,   0x20          # $8 <= cause syscall
    … …  
    215222        addiu   $29,    $29,  -8                # hal_do_exception has 2 args
    216223        addiu   $29,    $29,  8
    217         j       kentry_exit                 # jump to kentry_exit
     224        j       kernel_exit                 # jump to kernel_exit
    218225    nop
    219226
    … …  
    223230        addiu   $29,    $29,  -8            # hal_do_syscall has 2 args
    224231        addiu   $29,    $29,  8
    225         j           kentry_exit                 # jump to kentry_exit
    226         or          $19,        $0,   $2
     232        j           kernel_exit                 # jump to kernel_exit
     233        nop
    227234       
    228235cause_int:
    … …  
    233240
    234241# -----------------------------------------------------------------------------------
    235 # Kentry exit
     242# Kernel exit
     243# The pointer on uzone is supposed to be stored in $19
    236244# -----------------------------------------------------------------------------------
    237 kentry_exit:
     245kernel_exit:
    238246
    239247        # signal that core exit kernel
    240     jal     cluster_core_kernel_exit
     248    la      $1,     cluster_core_kernel_exit
     249    jalr    $1
     250    nop
    241251
    242252        # restore context from uzone
    … …  
    286296        lw          $31,        (UZ_RA*4)($27)
    287297
    288 
    289298        lw          $26,    (UZ_DEXT*4)($27)
    290299        mtc2    $26,    $24                             # restore CP2_DEXT from uzone
    291300
    292     #TODO: optimize
    293         lw          $26,    (UZ_MODE*4)($27)    # get saved CP2_MODE from uzone
    294         andi    $26,    $26,    0xc         # keep only the TLBs controling bits
    295         beq     $26,    $0,         out_mmu_3   # both MSB are 0 (the first two LSB are always set)
    296         andi    $26,    $26,    0x8
    297         beq     $26,    $0,         out_mmu_7   # first MSB is 0 (bit 2 is set)
    298 
    299 # Possible value for MMU_MODE
    300 # In kernel mode : 0x7/0x3
    301 # In user mode   : 0xF
    302 
    303 # DP_EXT can either be local or remote
    304 # Once these register set we can no longuer
    305 # access global data
    306 
    307 out_mmu_F:
    308         ori         $26,        $0,        0xF
    309         mtc2    $26,    $1                              # CP2_MODE <= 0xF
    310         j           out_kentry
    311         nop
    312 
    313 out_mmu_7:
    314         ori         $26,    $0,    0x7 
    315         mtc2    $26,    $1                              # CP2_MODE <= 0x7
    316         j       out_kentry
    317         nop
    318 
    319 out_mmu_3:
    320         ori     $26,    $0,        0x3
    321         mtc2    $26,    $1                              # CP2_MODE <= 0x3
    322 
    323 out_kentry:
     301        lw          $26,    (UZ_MODE*4)($27)   
     302    mtc2    $26,    $1                  # restore CP2_MODE from uzone
     303
    324304        nop
    325305    eret
    326306
    327     .end kentry
     307    .end kernel_enter
    328308    .set reorder
    329309    .set at
    330310
    331         .ent kentry_load
    332 kentry_load:
    333         # theses nops are required to load the eret instruction
    334         # while we are in virtual mode (processor pipeline) ?
    335         mtc2     $26,    $1            # set MMU MODE
    336         nop                     
    337         nop
    338     eret
    339     .end kentry_load
    340 
    341311#-------------------------------------------------------------------------------
    342312

  • trunk/hal/tsar_mips32/core/hal_kentry.h

    r121 r279  
    2424#define _HAL_KENTRY_H_
    2525
    26 /***************************************************************************************
    27  * This file ... TODO
    28  **************************************************************************************/
    29 
    30 #define      KSP          0
    31 #define      AT           1
    32 #define      V0           2
    33 #define      V1           3
    34 #define      A0           4
    35 #define      A1           5
    36 #define      A2           6
    37 #define      A3           7
    38 #define      T0           8
    39 #define      T1           9
    40 #define      T2           10
    41 #define      T3           11
    42 #define      T4           12
    43 #define      T5           13
    44 #define      T6           14
    45 #define      T7           15
    46 #define      T8           16
    47 #define      T9           17
    48 #define      S0           18
    49 #define      S1           19
    50 #define      S2           20
    51 #define      S3           21
    52 #define      S4           22
    53 #define      S5           23
    54 #define      S6           24
    55 #define      S7           25
    56 #define      S8           26
    57 #define      GP           27
    58 #define      RA           28
    59 #define      EPC          29
    60 #define      CR           30
    61 #define      SP           31
    62 #define      SR           32
    63 #define      LO           33
    64 #define      HI           34
    65 #define      TLS_K1       35
    66 #define      DP_EXT           36   // DATA PADDR EXTENSION
    67 #define      MMU_MD           37   // MMU MODE
    68 #define      REGS_NR      38
    6926
    7027#define CPU_IN_KERNEL 1

  • trunk/hal/tsar_mips32/core/hal_ppm.c

    r107 r279  
    3939// - the 64 bits XPTR value is identical to the 64 bits PADDR value.
    4040// The pages_tbl[] is mapped in first free page after kernel code.
    41 // There is no other reserved zones than the zone occupied by the kernel code.
    4241//////////////////////////////////////////////////////////////////////////////////////////
    43 
    4442
    4543///////////////////////////////////////////
    … …  
    5250        uint32_t pages_tbl_offset = info->pages_offset;
    5351        uint32_t rsvd_nr          = info->rsvd_nr;
    54 
    55         // check no reserved zones other than kernel code for TSAR
    56         assert( (rsvd_nr == 0 ) , __FUNCTION__ , "NO reserved zones for TSAR\n" );
    5752
    5853        // get pointer on local Physical Page Manager

  • trunk/hal/tsar_mips32/core/hal_remote.c

    r204 r279  
    3434    uint32_t cxy = (uint32_t)GET_CXY( xp );
    3535
    36     hal_disable_irq( &save_sr );
    37 
    38     asm volatile(
    39         ".set noreorder              \n"
    40         "mfc2   $15,    $24          \n"  /* $15 <= PADDR_EXT */   
    41         "mtc2   %2,     $24          \n"  /* PADDR_EXT <= cxy */   
    42         "sb     %0,     0(%1)        \n"  /* *paddr <= value  */
    43         "mtc2   $15,    $24          \n"  /* PADDR_EXT <= $15 */   
     36/* TODO improve all hal remote functions to include SR handling in assembly code */
     37/* as it is done below for hal_remote_sb                                         */
     38
     39    asm volatile(
     40        ".set noreorder              \n"
     41        "mfc0   $14,    $12          \n"  /* $14 <= CP0_SR      */
     42        "srl    $13,    $14,    1    \n"
     43        "sll    $13,    $13,    1    \n"  /* $13 <= SR masked   */
     44        "mtc0   $13,    $12          \n"  /* IRQ disabled       */
     45       
     46
     47        "mfc2   $15,    $24          \n"  /* $15 <= PADDR_EXT   */   
     48        "mtc2   %2,     $24          \n"  /* PADDR_EXT <= cxy   */   
     49        "sb     %0,     0(%1)        \n"  /* *paddr <= value    */
     50        "mtc2   $15,    $24          \n"  /* PADDR_EXT <= $15   */   
     51
     52        "mtc0   $14,    $12          \n"  /* SR restored        */
     53
    4454        "sync                        \n"
    4555        ".set reorder                \n"
    46         : : "r" (data), "r" (ptr), "r" (cxy) : "$15" );
    47 
    48     hal_restore_irq( save_sr );
    49 
     56        : : "r" (data), "r" (ptr), "r" (cxy) : "$13", "$14", "$15" );
    5057}
    5158

  • trunk/hal/tsar_mips32/core/hal_special.c

    r124 r279  
    3232struct thread_s;
    3333
     34/////////////////////////////////
     35void hal_set_ebase( reg_t  base )
     36{
     37        asm volatile ("mtc0    %0,  $15,  1" : : "r" (base));
     38}
    3439
    3540//////////////////////////
    … …  
    4853    cycle_t count;
    4954
    50         asm volatile ("mfc0   %0,  $9  " : "=&r" (count));
     55        asm volatile ("mfc0   %0,  $9" : "=&r" (count));
    5156
    5257    return count;
     58}
     59
     60/////////////////////////
     61inline reg_t hal_get_sr()
     62{
     63    register uint32_t sr;
     64
     65        asm volatile ("mfc0    %0,    $12" : "=&r" (sr));
     66
     67        return sr;
    5368}
    5469
    … …  
    90105        void * thread_ptr;
    91106 
    92         asm volatile
    93     ( "mfc0    %0,  $4,  2  \n"
    94       : "=&r" (thread_ptr)  );
     107        asm volatile ("mfc0    %0,  $4,  2" : "=&r" (thread_ptr));
    95108
    96109        return thread_ptr;
    … …  
    100113void hal_set_current_thread( struct thread_s * thread )
    101114{
    102         asm volatile
    103     ( "mtc0    %0,  $4,  2  \n"
    104       : : "r" (thread) );
     115        asm volatile ("mtc0    %0,  $4,  2" : : "r" (thread));
    105116}
    106117
    … …  
    135146        register uint32_t sp;
    136147 
    137         asm volatile
    138         ( "or    %0,   $0,   $29  \n"
    139        : "=&r" (sp) );
     148        asm volatile ("or    %0,   $0,   $29" : "=&r" (sp));
    140149 
    141150        return sp;
Note: See TracChangeset for help on using the changeset viewer.