Version 72 (modified by 20 months ago) (diff) | ,
---|
INDEX
DOCS →
[Config]
[MIPS U]
[MIPS K]
[markdown]
[CR.md]
COURS →
[1 (+code) (+outils)]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
TME →
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
CODE →
[gcc + soc]
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
Architecture des ordinateurs 2 - LU3IN031
1. Objectifs de l'UE Archi-2
L'UE Archi-2 (LU3IN031) est la suite de l'UE Archi-1 (LU3IN029) du tronc commun au premier semestre de L3.
Les 3 dernières séances de l'UE Archi-1 présentent l'architecture d'un petit SoC intégrant un MIPS et quelques composants simples. Ce SoC est utilisé comme support d'un embryon de système d'exploitation construit progressivement. À la fin de l'UE, le système d'exploitation démarre et exécute une petite application, mais le noyau contient juste un gestionnaire de syscalls et un gestionnaire d'interruptions.
L'UE Archi-2 vise à aller plus loin sur 3 axes : la microarchitecture du processeur, l'architecture du SoC et le système d'exploitation.
- Pour la microarchitecture, il s'agit de comprendre comment sont réalisés les opérateurs arithmétiques et comment sont exécutées les instructions du MIPS. Vous verrez une technique consistant à décomposer les instructions en micro-instructions élémentaires.
- Pour l'architecture, il s'agit de comprendre comment accélérer les accès à la mémoire grâce aux caches, et quelles sont les conséquences de l'ajout de composants ayant le droit, à l'instar du MIPS, de faire des lectures et des écritures dans la mémoire.
- Pour le système d'exploitation, il s'agit de comprendre comment une application peut disposer de plusieurs fils d'exécution (threads) s'exécutant en parallèle, comment la mémoire est dynamiquement allouée au noyau et à l'application, comment les threads d'une application se synchronisent et enfin, comment fonctionne une petite bibliothèque graphique.
Pour présenter les concepts des systèmes d'exploitation (OS), on utilise généralement une méthode top-down. Les principes des services de l'OS tels que la gestion des fichiers, des processus, des communications inter-processus sont expliqués, puis illustrés sur un système open source de type Unix. Comme c'est complexe, il est juste possible d'en voir une partie, et c'est parfois au détriment de la vue d'ensemble. Pour une UE sur l'architecture des ordinateurs, cette approche n'est pas idéale parce qu'elle est trop éloignée du matériel.
C'est pourquoi on utilise une approche bottom-up. Nous partons d’un dossier vide, et nous ajoutons progressivement les services en limitant le nombre de fichiers et la taille des codes. Chaque nouveau service qui s'ajoute s'appuie sur les services précédemment construits.
2. Cours
- Cours A1Opérateurs arithmétiques
- Cours A2Architecture microprogrammée du MIPS
- Cours B1 : Boot et gestionnaire syscall (visite guidé du code)
- Cours B2 : Gestion des interruptions
- Cours B3 : Gestion simple des threads
- Cours B4 : Principe d'un cache de premier niveau (L1)
- Cours B5 : Impact des caches L1 sur les performances
- Cours B6 : Allocateurs de mémoire dynamique
- Cours B7 : Mécanismes de synchronisation
- Cours B8 : Périphériques initiateurs
- Cours B9 : Contrôleur et API graphique
3. Séances de TD et TME
- TME B1 : Boot et gestionnaire syscall
- TME B2 : Gestionnaire d'interruptions
- TME B3 : Gestionnaire de threads
- TME B4 : Principe d'un cache de premier niveau (L1)
- TME B5 : Impact des caches L1 sur les performances
- TME B6 : Allocateurs de mémoire dynamique
- TME B7 : Mécanismes de synchronisation
- TME B8 : Périphériques Initiateurs
- TME B9 : Contrôleur et API graphique, réalisation d'un jeu
4. Documents
- Documentation MIPS32 architecture et assembleur (mode user)
- Registres de l'architecture externe accessible en mode user (p. 2)
- Espace d'adressage du MIPS32 (p. 4)
- Syntaxe et principales directives du langage assembleur (p. 5)
- Codage des instructions utilisateur du MIPS32 (p. 9)
- Instructions accessible en mode utilisateur (p. 11)
- Appels système de simulateur de processeur Mars (p. 22)
- Convention d'appel des fonctions (p. 24)
- Documentation MIPS32 architecture et assembleur (mode kernel)
- Modes d'exécution du processeur MIPS
- Registres protégés utilisables seulement en mode kernel
- Découpage de l'espace d'adressage
- Instructions protégées
- Cause d'entrée et de sortie du noyau du système d'exploitation
- Fonctionnement du registre d'état
c0_sr
- Fonctionnement du registre de cause
c0_cause
- Configuration de l'environnement des TP
- Environnement de travail pour les TP
- Prototype virtuel et chaîne de compilation MIPS
- Compilation et exécution des programmes
- Ressources Annexes