Ignore:
Timestamp:
Jun 5, 2007, 11:06:46 PM (17 years ago)
Author:
rosiere
Message:

Interface et Signal, c'est deux classes enregistres la valeurs des signaux à chaque cycle ... étape préparatoire avan le changement de la classe Vhdl_Testbench

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/IPs/systemC/processor/Morpheo/Behavioural/src/Interface_set_port.cpp

    r38 r40  
    1 #ifdef VHDL
    21/*
    32 * $Id$
     
    1312namespace behavioural          {
    1413
     14#ifdef VHDL
    1515  void Interface::set_port (Vhdl * & vhdl)
    1616  {
     
    3131    log_printf(FUNC,Behavioural,"set_port (Vhdl)","End");
    3232  };
     33#endif
    3334
     35#ifdef VHDL_TESTBENCH
    3436  void Interface::set_port (Vhdl_Testbench * & vhdl_testbench)
    3537  {
     
    5052    log_printf(FUNC,Behavioural,"set_port (Testbench)","End");
    5153  };
    52 
     54#endif
    5355}; // end namespace behavioural         
    5456}; // end namespace morpheo             
    55 #endif
Note: See TracChangeset for help on using the changeset viewer.