Ignore:
Timestamp:
Apr 16, 2009, 2:47:08 PM (15 years ago)
Author:
buchmann
Message:

Fix the regression test

File:
1 edited

Legend:

Unmodified
Added
Removed

  • sources/test_regression/02052006/system.cpp

    r1 r23  
    1313
    1414struct test : sc_module {
    15   int                             reg;
     15  int32_t                         reg;
    1616  sc_signal<bool>                 reg_bool;
    1717  sc_signal<int>                  reg_int;
    … …  
    3838      ASSERT(((unsigned int)reg)    == reg_unsigned_int   .read());
    3939      ASSERT(((char)  reg)        == reg_char  .read());
     40#if 0
     41      cout << (double)reg << " " << reg_double.read() << endl;
     42      cout << sizeof (double) << " " << sizeof (reg_double.read()) << endl;
     43#endif
    4044      ASSERT(((double)reg)          == reg_double.read());
    4145      ASSERT(((long)  reg)          == reg_long  .read());
    … …  
    4852      ASSERT(((signed int) reg & 0xFFFFFFFF) == (signed int) (reg_i32 .read()));
    4953      ASSERT(((signed int) reg & 0x0000FFFF) == (signed int) (reg_i16 .read()));
    50       ASSERT(((signed int) reg & 0x0000003F)  == (signed int) (reg_i6  .read()));
     54      ASSERT(((signed int) reg & 0x0000003F) == (signed int) (reg_i6  .read()));
    5155      reg        = reg + 1;
    5256      reg_bool   = reg & 1;
    … …  
    5458      reg_unsigned_int = reg;
    5559      reg_char   = reg;
    56       reg_double = reg;
     60      reg_double .write(reg);
    5761      reg_long   = reg;
    5862      reg_ui32   = reg;
    … …  
    8084
    8185  SC_HAS_PROCESS(test);
    82         test (sc_module_name n) : sc_module (n),
     86    test (sc_module_name n) : sc_module (n),
    8387    clk("clk")
    8488  {
    85                 SC_METHOD(trans);
    86                 sensitive << clk.pos();
     89    SC_METHOD(trans);
     90    sensitive << clk.pos();
    8791    dont_initialize();
    88         };
     92  };
    8993};
    9094
    9195int sc_main (int argc, char *argv[])
    9296{
    93         sc_clock        signal_clk("my_clock",1, 0.5);
     97  sc_clock        signal_clk("my_clock",1, 0.5);
    9498  sc_signal<bool> resetn("resetn");
    9599
    … …  
    98102  test1.resetn (resetn);
    99103
    100         // Init & run
    101         sc_start (0);
     104  // Init & run
     105  sc_start (0);
    102106
    103107  resetn = false;
    104         sc_start (4);
     108  sc_start (4);
    105109  resetn = true;
    106110  sc_start (100);
    107111
    108         return EXIT_SUCCESS;
     112  return EXIT_SUCCESS;
    109113}
    110114
Note: See TracChangeset for help on using the changeset viewer.