Ignore:
Timestamp:
Feb 27, 2009, 7:37:40 PM (15 years ago)
Author:
rosiere
Message:

1) Decod_queue : multi implementation (one_fifo, multi_fifo)
2) Issue_queue : multi implementation (in_order, out_of_order)
3) Direction : Add Meta predictor
4) Context_State : re add Branch_complete, More priority to Load miss (is not speculative)
5) Return_Address_Stack : update reg_PREDICT pointer on decod miss prediction
6) UPT : Fix bug in multi event
7) Prediction_glue : in read_stack case, insert in UPT pc_next
8) Rename select : when rob have an event (need flush), read_r{a,b,c} and write_r{d,e} is set at 0

File:
1 edited

Legend:

Unmodified
Added
Removed

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Core/Multi_Front_end/Front_end/Context_State/src/Context_State_transition.cpp

    r108 r111  
    1616namespace context_state {
    1717
     18
     19#define get_priority(x) \
     20  (((state == CONTEXT_STATE_KO_MISS_LOAD_ADDR                  ) or  \
     21    (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR       ) or  \
     22    (state == CONTEXT_STATE_KO_MISS_LOAD_WAITEND               ) or  \
     23    (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAITEND    ) or  \
     24    (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAIT_UPDATE))?3: \
     25  (((state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR                ) or  \
     26    (state == CONTEXT_STATE_KO_MISS_BRANCH_WAITEND             ) or  \
     27    (state == CONTEXT_STATE_KO_MISS_BRANCH_WAIT_UPDATE         ))?2: \
     28   ((state == EVENT_TYPE_EXCEPTION)?1:                           \
     29    0)))
    1830
    1931#undef  FUNCTION
    … …  
    6577                  break;
    6678                }
     79              case CONTEXT_STATE_KO_MISS_BRANCH_WAIT_UPDATE :
     80                {
     81                  // nothing : wait end of update upt
     82                  break;
     83                }
    6784              case CONTEXT_STATE_KO_MISS_BRANCH_WAITEND :
    6885                {
    … …  
    8299                  break;
    83100                }
    84               case CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_WAITEND :
     101              case CONTEXT_STATE_KO_EXCEP_SPR    :
     102                {
     103                  // nothing, wait the update of internal register (epcr, eear, sr, esr)
     104                  break;
     105                }
     106              case CONTEXT_STATE_KO_MISS_BRANCH_ADDR    :
     107                {
     108                  // nothing, wait the update of internal register (pc)
     109                  break;
     110                }
     111              case CONTEXT_STATE_KO_MISS_LOAD_ADDR    :
     112                {
     113                  // nothing, wait the update of internal register (pc)
     114                  break;
     115                }
     116              case CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAIT_UPDATE :
     117                {
     118                  // nothing : wait end of update upt
     119                  break;
     120                }
     121              case CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR    :
     122                {
     123                  // nothing, wait the update of internal register (pc)
     124                  break;
     125                }
     126              case CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAITEND :
    85127                {
    86128                  // Wait end of all instruction
    … …  
    88130                   
    89131//                  state = CONTEXT_STATE_OK; // @@@ TODO : make MISS fast (miss decod)
    90                     state = CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_ADDR;
    91                   break;
    92                 }
    93               case CONTEXT_STATE_KO_EXCEP_SPR    :
    94                 {
    95                   // nothing, wait the update of internal register (epcr, eear, sr, esr)
    96                   break;
    97                 }
    98               case CONTEXT_STATE_KO_MISS_BRANCH_ADDR    :
    99                 {
    100                   // nothing, wait the update of internal register (pc)
    101                   break;
    102                 }
    103               case CONTEXT_STATE_KO_MISS_LOAD_ADDR    :
    104                 {
    105                   // nothing, wait the update of internal register (pc)
    106                   break;
    107                 }
    108               case CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_ADDR    :
    109                 {
    110                   // nothing, wait the update of internal register (pc)
     132                    state = CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR;
    111133                  break;
    112134                }
    … …  
    203225
    204226        // -------------------------------------------------------------------
     227        // -----[ EVENT ]-----------------------------------------------------
     228        // -------------------------------------------------------------------
     229        for (uint32_t i=0; i<_param->_nb_context; i++)
     230          if (internal_EVENT_VAL [i] and PORT_READ(in_EVENT_ACK [i]))
     231            {
     232              log_printf(TRACE,Context_State,FUNCTION,"  * EVENT [%d]",i);
     233              // Write pc
     234              context_state_t state = reg_STATE [i];
     235
     236              switch (state)
     237                {
     238                case CONTEXT_STATE_KO_EXCEP_ADDR :
     239                  {
     240                    reg_STATE [i] = CONTEXT_STATE_KO_EXCEP_SPR;
     241                    break;
     242                  }
     243                case CONTEXT_STATE_KO_MISS_BRANCH_ADDR:
     244
     245//                   {
     246//                     reg_STATE [i] = CONTEXT_STATE_KO_MISS_WAITEND; //@@@ TODO : make MISS fast (miss decod)
     247//                     break;
     248//                   }
     249                case CONTEXT_STATE_KO_MISS_LOAD_ADDR  :
     250                case CONTEXT_STATE_KO_PSYNC_ADDR :
     251                case CONTEXT_STATE_KO_CSYNC_ADDR :
     252                  {
     253                    reg_STATE [i] = CONTEXT_STATE_OK;
     254                    break;
     255                  }
     256                case CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR:
     257                  {
     258                    reg_STATE [i] = CONTEXT_STATE_KO_MISS_LOAD_ADDR;
     259                    break;
     260                  }
     261                default :
     262                  {
     263#ifdef DEBUG_TEST
     264                    throw ERRORMORPHEO(FUNCTION,toString(_("SPR[%d], Invalid state : %s.\n"),i,toString(state).c_str()));
     265#endif
     266                    break;
     267                  }
     268                }
     269            }
     270
     271        // -------------------------------------------------------------------
    205272        // -----[ BRANCH_EVENT ]----------------------------------------------
    206273        // -------------------------------------------------------------------
    … …  
    222289//               Tdepth_t   depth1     = (depth    >=depth_min)?(depth    ):((depth    +depth_max));
    223290
    224               // priority : miss > excep > spr/sync
    225               uint8_t    priority0  = ((state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR            ) or
    226                                        (state == CONTEXT_STATE_KO_MISS_LOAD_ADDR              ) or
    227                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_ADDR   ) or
    228                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_WAITEND         ) or
    229                                        (state == CONTEXT_STATE_KO_MISS_LOAD_WAITEND           ) or
    230                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_WAITEND))?2:((state == EVENT_TYPE_EXCEPTION)?1:0);
     291              // priority : miss_load > miss_branch > excep > spr/sync
     292              uint8_t    priority0  = get_priority(state);
    231293              uint8_t    priority1  = 2; // miss
    232294
    … …  
    235297              //   if context_state_ko : test the depth, and the priority of event
    236298              bool       is_valid   = ((state == CONTEXT_STATE_OK) or
     299                                       (state == CONTEXT_STATE_KO_MISS_BRANCH_WAIT_UPDATE) or
     300                                       (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAIT_UPDATE) or
    237301                                       (depth1< depth0) or
    238302                                       ((depth1==depth0) and (priority1>=priority0))); // >= because another branch can be a miss prediction with same depth
     303
     304#ifdef DEBUG_TEST
     305              if ((state == CONTEXT_STATE_KO_MISS_BRANCH_WAIT_UPDATE) and
     306                  (depth0 != depth1))
     307                throw ERRORMORPHEO(FUNCTION,toString(_("BRANCH_EVENT[%d] : Invalid state : %s.\n"),i,toString(state).c_str()));
     308#endif
    239309
    240310              log_printf(TRACE,Context_State,FUNCTION,"    * depth     : %d",depth     );
    … …  
    250320              if (is_valid)
    251321                {
    252                   Tcontrol_t dest_val = PORT_READ(in_BRANCH_EVENT_ADDRESS_DEST_VAL[i]);
    253322//                reg_STATE                  [i] =  CONTEXT_STATE_KO_MISS_BRANCH_ADDR;
    254                   reg_STATE                  [i] =  CONTEXT_STATE_KO_MISS_BRANCH_WAITEND; //@@@ TODO : make MISS fast (miss decod)
    255                   reg_EVENT_ADDRESS          [i] =  PORT_READ(in_BRANCH_EVENT_ADDRESS_SRC  [i])+1; // address delay slot
    256                   reg_EVENT_ADDRESS_EPCR     [i] =  PORT_READ(in_BRANCH_EVENT_ADDRESS_DEST [i]);   // address_next
    257                   reg_EVENT_ADDRESS_EPCR_VAL [i] =  dest_val;
    258                 //reg_EVENT_ADDRESS_EEAR     [i] =  0;
    259                   reg_EVENT_ADDRESS_EEAR_VAL [i] =  0;
    260                   reg_EVENT_IS_DELAY_SLOT    [i] =  1;
    261                   reg_EVENT_IS_DS_TAKE       [i] =  dest_val;
     323
     324                  if (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAIT_UPDATE)
     325                    {
     326                      reg_STATE                  [i] =  CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAITEND;
     327                    }
     328                  else
     329                    {
     330                      reg_STATE                  [i] =  CONTEXT_STATE_KO_MISS_BRANCH_WAITEND; //@@@ TODO : make MISS fast (miss decod)
     331
     332                      Tcontrol_t dest_val = PORT_READ(in_BRANCH_EVENT_ADDRESS_DEST_VAL[i]);
     333                      reg_EVENT_ADDRESS          [i] =  PORT_READ(in_BRANCH_EVENT_ADDRESS_SRC  [i])+1; // address delay slot
     334                      reg_EVENT_ADDRESS_EPCR     [i] =  PORT_READ(in_BRANCH_EVENT_ADDRESS_DEST [i]);   // address_next
     335                      reg_EVENT_ADDRESS_EPCR_VAL [i] =  dest_val;
     336                    //reg_EVENT_ADDRESS_EEAR     [i] =  0;
     337                      reg_EVENT_ADDRESS_EEAR_VAL [i] =  0;
     338                      reg_EVENT_IS_DELAY_SLOT    [i] =  1;
     339                      reg_EVENT_IS_DS_TAKE       [i] =  dest_val;
     340                      reg_EVENT_DEPTH            [i] =  depth;
     341                    }
     342                }
     343            }
     344
     345        // -------------------------------------------------------------------
     346        // -----[ BRANCH_COMPLETE ]----------------------------------------------
     347        // -------------------------------------------------------------------
     348        for (uint32_t i=0; i<_param->_nb_inst_branch_complete; ++i)
     349          if (PORT_READ(in_BRANCH_COMPLETE_VAL [i]) and internal_BRANCH_COMPLETE_ACK [i]
     350              and PORT_READ(in_BRANCH_COMPLETE_MISS_PREDICTION [i]))
     351            {
     352              log_printf(TRACE,Context_State,FUNCTION,"  * BRANCH_COMPLETE [%d]",i);
     353
     354              context_state_t state = reg_STATE [i];
     355
     356              Tdepth_t   depth      = (_param->_have_port_depth)?PORT_READ(in_BRANCH_COMPLETE_DEPTH [i]):0;
     357              Tdepth_t   depth_cur  = reg_EVENT_DEPTH [i];
     358              Tdepth_t   depth_min  = (_param->_have_port_depth)?PORT_READ(in_DEPTH_MIN [i]):0;
     359              Tdepth_t   depth_max  = _param->_nb_inst_branch_speculated [i];
     360             
     361              Tdepth_t   depth0     = (depth_cur>=depth_min)?(depth_cur-depth_min):((depth_cur+depth_max-depth_min));
     362              Tdepth_t   depth1     = (depth    >=depth_min)?(depth    -depth_min):((depth    +depth_max-depth_min));
     363//               Tdepth_t   depth0     = (depth_cur>=depth_min)?(depth_cur):((depth_cur+depth_max));
     364//               Tdepth_t   depth1     = (depth    >=depth_min)?(depth    ):((depth    +depth_max));
     365
     366              // priority : miss_load > miss_branch > excep > spr/sync
     367              uint8_t    priority0  = get_priority(state);
     368              uint8_t    priority1  = 2; // miss
     369
     370              // is_valid = can modify local information
     371              //   if context_state_ok : yes
     372              //   if context_state_ko : test the depth, and the priority of event
     373              bool       is_valid   = ((state == CONTEXT_STATE_OK) or
     374                                       (depth1< depth0) or
     375                                       ((depth1==depth0) and (priority1>=priority0))); // >= because another branch can be a miss prediction with same depth
     376
     377              log_printf(TRACE,Context_State,FUNCTION,"    * depth     : %d",depth     );
     378              log_printf(TRACE,Context_State,FUNCTION,"    * depth_cur : %d",depth_cur );
     379              log_printf(TRACE,Context_State,FUNCTION,"    * depth_min : %d",depth_min );
     380              log_printf(TRACE,Context_State,FUNCTION,"    * depth_max : %d",depth_max );
     381              log_printf(TRACE,Context_State,FUNCTION,"    * depth0    : %d",depth0    );
     382              log_printf(TRACE,Context_State,FUNCTION,"    * depth1    : %d",depth1    );
     383              log_printf(TRACE,Context_State,FUNCTION,"    * priority0 : %d",priority0 );
     384              log_printf(TRACE,Context_State,FUNCTION,"    * priority1 : %d",priority1 );
     385              log_printf(TRACE,Context_State,FUNCTION,"  * is_valid    : %d",is_valid  );
     386
     387              if (is_valid)
     388                {
     389//                reg_STATE                  [i] =  CONTEXT_STATE_KO_MISS_BRANCH_ADDR;
     390                  reg_STATE                  [i] =  CONTEXT_STATE_KO_MISS_BRANCH_WAIT_UPDATE;
    262391                  reg_EVENT_DEPTH            [i] =  depth;
    263392                }
    … …  
    287416              Tevent_type_t   type  = PORT_READ(in_DECOD_EVENT_TYPE [i]);
    288417             
    289               // miss > excep > spr/sync
    290               uint8_t    priority0  = ((state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR            ) or
    291                                        (state == CONTEXT_STATE_KO_MISS_LOAD_ADDR              ) or
    292                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_ADDR   ) or
    293                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_WAITEND         ) or
    294                                        (state == CONTEXT_STATE_KO_MISS_LOAD_WAITEND           ) or
    295                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_WAITEND))?2:((state == CONTEXT_STATE_KO_EXCEP)?1:0);
     418              // miss_load > miss_branch > excep > spr/sync
     419              uint8_t    priority0  = get_priority(state);
    296420              uint8_t    priority1  = (state == EVENT_TYPE_EXCEPTION)?1:0;
    297421
    … …  
    410534            Tcontext_t context    = (_param->_have_port_context_id)?PORT_READ(in_COMMIT_EVENT_CONTEXT_ID ):0;
    411535            Tdepth_t   depth      = (_param->_have_port_depth     )?PORT_READ(in_COMMIT_EVENT_DEPTH      ):0;
    412             Tdepth_t   depth_cur  = reg_EVENT_DEPTH [context];
    413             Tdepth_t   depth_min = (_param->_have_port_depth     )?PORT_READ(in_DEPTH_MIN [context]):0;
    414             Tdepth_t   depth_max  = _param->_nb_inst_branch_speculated [context];
     536//             Tdepth_t   depth_cur  = reg_EVENT_DEPTH [context];
     537//             Tdepth_t   depth_min = (_param->_have_port_depth     )?PORT_READ(in_DEPTH_MIN [context]):0;
     538//             Tdepth_t   depth_max  = _param->_nb_inst_branch_speculated [context];
    415539           
    416             Tdepth_t   depth0     = (depth_cur>=depth_min)?(depth_cur-depth_min):((depth_cur+depth_max-depth_min));
    417             Tdepth_t   depth1     = (depth    >=depth_min)?(depth    -depth_min):((depth    +depth_max-depth_min));
    418 //             Tdepth_t   depth0     = (depth_cur>=depth_min)?(depth_cur):((depth_cur+depth_max));
    419 //             Tdepth_t   depth1     = (depth    >=depth_min)?(depth    ):((depth    +depth_max));
     540//             Tdepth_t   depth0     = (depth_cur>=depth_min)?(depth_cur-depth_min):((depth_cur+depth_max-depth_min));
     541//             Tdepth_t   depth1     = (depth    >=depth_min)?(depth    -depth_min):((depth    +depth_max-depth_min));
     542// //             Tdepth_t   depth0     = (depth_cur>=depth_min)?(depth_cur):((depth_cur+depth_max));
     543// //             Tdepth_t   depth1     = (depth    >=depth_min)?(depth    ):((depth    +depth_max));
    420544
    421545            context_state_t state = reg_STATE [context];
    422546            Tevent_type_t   type  = PORT_READ(in_COMMIT_EVENT_TYPE );
    423547           
    424             // miss > excep > spr/sync
    425               uint8_t    priority0  = ((state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR            ) or
    426                                        (state == CONTEXT_STATE_KO_MISS_LOAD_ADDR              ) or
    427                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_ADDR   ) or
    428                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_WAITEND         ) or
    429                                        (state == CONTEXT_STATE_KO_MISS_LOAD_WAITEND           ) or
    430                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_WAITEND))?2:((state == CONTEXT_STATE_KO_EXCEP)?1:0);
    431             uint8_t    priority1  = (state == EVENT_TYPE_EXCEPTION)?1:2; // else load_miss_speculation (EVENT_TYPE_MISS_SPECULATION)
    432 
    433             // is_valid = can modify local information
    434             //  if context_state_ok : yes
    435             //  if context_state_ko : test the depth, and the priority of envent
    436 
    437             bool       is_valid   = ((state == CONTEXT_STATE_OK) or
    438                                      (depth1< depth0) or
    439                                      ((depth1==depth0) and (priority1>=priority0)));
     548//             // miss > excep > spr/sync
     549//               uint8_t    priority0  = ((state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR            ) or
     550//                                        (state == CONTEXT_STATE_KO_MISS_LOAD_ADDR              ) or
     551//                                        (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR   ) or
     552//                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_WAITEND         ) or
     553//                                        (state == CONTEXT_STATE_KO_MISS_BRANCH_WAIT_UPDATE     ) or
     554//                                        (state == CONTEXT_STATE_KO_MISS_LOAD_WAITEND           ) or
     555//                                        (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAITEND))?2:((state == CONTEXT_STATE_KO_EXCEP)?1:0);
     556//             uint8_t    priority1  = (state == EVENT_TYPE_EXCEPTION)?1:2; // else load_miss_speculation (EVENT_TYPE_MISS_SPECULATION)
     557
     558//             // is_valid = can modify local information
     559//             //  if context_state_ok : yes
     560//             //  if context_state_ko : test the depth, and the priority of envent
     561
     562//             bool       is_valid   = ((state == CONTEXT_STATE_OK) or
     563//                                      (depth1< depth0) or
     564//                                      ((depth1==depth0) and (priority1>=priority0)));
     565
     566            // if commit send an event, also they have not yet event previous this instruction
     567            bool       is_valid   = true;
    440568
    441569            log_printf(TRACE,Context_State,FUNCTION,"    * depth     : %d",depth     );
    442             log_printf(TRACE,Context_State,FUNCTION,"    * depth_cur : %d",depth_cur );
    443             log_printf(TRACE,Context_State,FUNCTION,"    * depth_min : %d",depth_min );
    444             log_printf(TRACE,Context_State,FUNCTION,"    * depth_max : %d",depth_max );
    445             log_printf(TRACE,Context_State,FUNCTION,"    * depth0    : %d",depth0    );
    446             log_printf(TRACE,Context_State,FUNCTION,"    * depth1    : %d",depth1    );
    447             log_printf(TRACE,Context_State,FUNCTION,"    * priority0 : %d",priority0 );
    448             log_printf(TRACE,Context_State,FUNCTION,"    * priority1 : %d",priority1 );
     570//             log_printf(TRACE,Context_State,FUNCTION,"    * depth_cur : %d",depth_cur );
     571//             log_printf(TRACE,Context_State,FUNCTION,"    * depth_min : %d",depth_min );
     572//             log_printf(TRACE,Context_State,FUNCTION,"    * depth_max : %d",depth_max );
     573//             log_printf(TRACE,Context_State,FUNCTION,"    * depth0    : %d",depth0    );
     574//             log_printf(TRACE,Context_State,FUNCTION,"    * depth1    : %d",depth1    );
     575//             log_printf(TRACE,Context_State,FUNCTION,"    * priority0 : %d",priority0 );
     576//             log_printf(TRACE,Context_State,FUNCTION,"    * priority1 : %d",priority1 );
    449577            log_printf(TRACE,Context_State,FUNCTION,"  * is_valid    : %d",is_valid  );
    450578
    … …  
    460588                    {
    461589                      // Test if previous branch occure
    462                       if ((state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR            ) or
    463                           (state == CONTEXT_STATE_KO_MISS_BRANCH_WAITEND         ) or
    464                           (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_ADDR   ) or
    465                           (state == CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_WAITEND))
    466                         state_next = CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_WAITEND;
    467                       else
    468                         state_next = CONTEXT_STATE_KO_MISS_LOAD_WAITEND;
     590                      switch (state)
     591                        {
     592                        case CONTEXT_STATE_KO_MISS_BRANCH_WAIT_UPDATE      :
     593                          {
     594                            state_next = CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAIT_UPDATE;
     595                            break;
     596                          }
     597                        case CONTEXT_STATE_KO_MISS_BRANCH_ADDR             :
     598                        case CONTEXT_STATE_KO_MISS_BRANCH_WAITEND          :
     599                        case CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR    :
     600                        case CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAITEND :
     601                          {
     602                            state_next = CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_WAITEND;
     603                            break;
     604                          }
     605                        default :
     606                          {
     607                            state_next = CONTEXT_STATE_KO_MISS_LOAD_WAITEND;
     608                            break;
     609                          }
     610                        }
    469611                      break;
    470612                    }
    … …  
    494636
    495637        // -------------------------------------------------------------------
    496         // -----[ EVENT ]-----------------------------------------------------
    497         // -------------------------------------------------------------------
    498         for (uint32_t i=0; i<_param->_nb_context; i++)
    499           if (internal_EVENT_VAL [i] and PORT_READ(in_EVENT_ACK [i]))
    500             {
    501               log_printf(TRACE,Context_State,FUNCTION,"  * EVENT [%d]",i);
    502               // Write pc
    503               context_state_t state = reg_STATE [i];
    504 
    505               switch (state)
    506                 {
    507                 case CONTEXT_STATE_KO_EXCEP_ADDR :
    508                   {
    509                     reg_STATE [i] = CONTEXT_STATE_KO_EXCEP_SPR;
    510                     break;
    511                   }
    512                 case CONTEXT_STATE_KO_MISS_BRANCH_ADDR:
    513 
    514 //                   {
    515 //                     reg_STATE [i] = CONTEXT_STATE_KO_MISS_WAITEND; //@@@ TODO : make MISS fast (miss decod)
    516 //                     break;
    517 //                   }
    518                 case CONTEXT_STATE_KO_MISS_LOAD_ADDR  :
    519                 case CONTEXT_STATE_KO_PSYNC_ADDR :
    520                 case CONTEXT_STATE_KO_CSYNC_ADDR :
    521                   {
    522                     reg_STATE [i] = CONTEXT_STATE_OK;
    523                     break;
    524                   }
    525                 case CONTEXT_STATE_KO_MISS_BRANCH_AND_LOAD_ADDR:
    526                   {
    527                     reg_STATE [i] = CONTEXT_STATE_KO_MISS_LOAD_ADDR;
    528                     break;
    529                   }
    530                 default :
    531                   {
    532 #ifdef DEBUG_TEST
    533                     throw ERRORMORPHEO(FUNCTION,toString(_("SPR[%d], Invalid state : %s.\n"),i,toString(state).c_str()));
    534 #endif
    535                     break;
    536                   }
    537                 }
    538             }
    539 
    540         // -------------------------------------------------------------------
    541638        // -----[ SPR_EVENT ]-------------------------------------------------
    542639        // -------------------------------------------------------------------
Note: See TracChangeset for help on using the changeset viewer.