Ignore:
Timestamp:
Sep 28, 2007, 2:58:08 PM (17 years ago)
Author:
rosiere
Message:
  • VHDL - RegisterFile_Multi_Banked (only partial_crossbar)
  • SystemC - modif Component, interface and co -> ajout du type Tusage_T pour instancier un coposant mais ne demander que le VHDL ou le systemC.
  • Séminaire interne
Location:
trunk/IPs/systemC/processor/Morpheo/Documentation/Source
Files:
29 added
13 deleted
11 edited
1 moved

Legend:

Unmodified
Added
Removed

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Documents/presentation-internal_seminary_overview/fr/root.tex

    r52 r57  
    11\section{Motivations}
    2 
    3 %\ContentsCurrent
    4 
    5 \slidetitle{Problématique}
    6            {
    7              On désire une plateforme de confiance totale :
    8              \begin{itemize}
    9              \item La plateforme-matérielle est composée de processeur(s) généraliste(s).
    10              \item La plateforme-logicielle est composée de plusieurs applications qui peuvent être cryptographique.
    11              \end{itemize}
    12 
    13              Notre travail consiste à faire le processeur pour un tel système.
    14            }
    15            {
    16            }
    17 
    18 \slidetitle{Ancienne tendance}
     2\ContentsCurrent
     3
     4\slidetitle{Cadre de la thèse}
     5           {
     6             \begin{itemize}
     7             \item {\it Cadre :}\newline
     8               Collaboration avec Bull sur le projet PFC\newline
     9               (Plate-forme de confiance totale)
     10             \item {\it Notre contribution :}\newline
     11               Réalisation d'un générateur de processeur ouvert.
     12             \end{itemize}
     13           }
     14           {
     15             Expliquer PFC
     16           }
     17
     18\slidetitle{Approche actuelle fondée sur le secret}
    1919           {
    2020             \begin{itemize}
    2121             \item Composants fermés.
    22              \item Label de sécurité.
     22             \item Consortium de certification
    2323               \begin{itemize}
    2424               \item Trusted Computing Platform Alliance
    25                \item Next-Generation Secure Computing Base
    26                \end{itemize}
    27              \item Plateforme multi-chip.
    28              \end{itemize}
    29            }
    30            {
     25%                \begin{itemize}
     26%                \item Next-Generation Secure Computing Base
     27%                \item Intel Trusted Execution Technology
     28%                \end{itemize}
     29               \end{itemize}
     30             \end{itemize}
     31
     32             \printgraph{Logo-trusted_computing_group}{0.8}
     33
     34             Limite de l'approche :
     35
     36             \begin{itemize}
     37             \item Pas de confiance :
     38               \begin{itemize}
     39                 \item Chevaux de troie
     40               \end{itemize}
     41             \item Pas de pérennité :
     42               \begin{itemize}
     43                 \item Arrêt de production
     44                 \item Changement de protocole
     45               \end{itemize}
     46             \end{itemize}
     47           }
     48           {
     49             Consortium : intel, amd, ibm, microsoft ...
     50
     51             Le principe du TCG :
     52
     53             \begin{itemize}
     54               \item Assigner une signature à chaque objet informatique (logiciel, par extension matériel).
     55               \item Déléguer à un {\it tiers de confiance} la tâche de vérifier si l'objet manipulé est autorisé à être utilisé sur le système local.
     56             \end{itemize}
     57
     58             Enjeux commerciaux != Ouvert et Pérennité.
     59           }
     60
     61\slidetitle{Nouvelle approche}
     62           {
     63             \begin{itemize}
     64             \item Composants ouverts
     65               \begin{itemize}
     66               \item Pas de fonctionnalités cachées.
     67               \item Pas de secret à conserver.
     68               \end{itemize}
     69             \item Intégration :
     70               \begin{itemize}
     71               \item Field-Programmable Gate Array (FPGA).
     72               \item System On Chip (SOC).
     73               \end{itemize}
     74             \end{itemize}
     75
     76             \begin{center}
     77               \begin{minipage}{.4\textwidth}
     78                 \printgraph{Logo-opencores}{0.8}
     79               \end{minipage}
     80               \begin{minipage}{.4\textwidth}
     81                 \printgraph{Logo-soclib}{0.8}
     82               \end{minipage}
     83             \end{center}
     84           }
     85           {
     86             Composant matériel ouvert = code source disponible = FPGA = prototypage = SOC.
     87           }
     88
     89\section{Cahier des charges}
     90\ContentsCurrent
     91
     92\slidetitle{Besoins : Cahier des charges}
     93           {
     94             Il faut une architecture :
    3195             \begin{description}
    32              \item[Trusted Computing Platform Alliance   :] Le Trusted Computing Group (TCG, nommé jusqu'en 2003 TCPA pour Trusted Computing Platform Alliance) est une consortium d'entreprises d'informatique (Compaq, HP, IBM, Intel, Microsoft, AMD, etc.) visant à sécuriser les équipements et communications informatiques.
    33              \item[Next-generation secure computing base :] Le Next-Generation Secure Computing Base (NGSCB, littéralement : Base d'information sécurisée de nouvelle génération) ou ordinateur sécurisé de la prochaine génération fait partie de la nouvelle architecture de Microsoft pour l'informatique de confiance. Ce projet était connu sous le nom de Palladium.
     96             \item [Ouverte :] Évite les fonctionnalités cachées.
     97             \item [Pérenne :] Évite les problèmes d'approvisionnements.
     98             \item [Paramétrable :] S'adapte aux critères de l'application.
     99             \item [Performante :] Applications nécessitant de la puissance de calculs.
    34100             \end{description}
    35101           }
    36 
    37 \slidetitle{Nouvelle tendance}
    38            {
    39              \begin{itemize}
    40              \item Utilisation de composants ouvert.   \\Evite les fonctionnalités cachés
    41              \item Intégration de System On Chip (SOC).\\Réduit la vunérabilité des communications entre deux chips.
    42              \end{itemize}
    43            }
    44            {
    45            }
    46 
    47 \section{Besoins}
    48 \slidetitle{Besoins}
    49            {
     102           {
     103             Concevoir un cpu pour PFC :
     104             
     105             ouverte, pérenne, paramétrable, performante.
     106
     107             Applications cibles : cryptographique.
     108           }
     109
     110\subsection{Architecture Ouverte}
     111\slidetitle{Architecture Ouverte}
     112           {
     113             \begin{itemize}
     114             \item Instruction Set Architecture gratuite.
     115            %\item Présence d'une communauté autour de l'architecture logicielle.
     116             \item Chaîne de compilation disponible et ouverte.
     117             \item Modèle disponible :
     118               \begin{itemize}
     119                 \item Modèle systemC-CABA
     120                 \item Modèle VHDL-RTL
     121               \end{itemize}
     122             \end{itemize}
     123           }
     124           {
     125             Chaîne de compilation $\Rightarrow$ présence d'une communauté, espère une pérennité des logicielles.
     126
     127             VHDL = FPGA
     128
     129             SystemC = dévellopement
     130           }
     131
     132\subsection{Architecture Pérenne}
     133\slidetitle{Architecture Pérenne}
     134           {
     135             \begin{itemize}
     136             \item Instruction Set Architecture gratuite.
     137            %\item Présence d'une communauté autour de l'architecture logicielle.
     138             \item Chaîne de compilation disponible et ouverte.
     139             \item Technologie cible flexible : FPGA.
     140             \end{itemize}
     141           }
     142           {
     143             ISA et Modèle disponible = implémentation possible.
     144           }
     145
     146\subsection{Architecture Paramétrable}
     147\slidetitle{Architecture Paramétrable}
     148           {
     149             S'adapter aux critères de l'application :
     150             \begin{itemize}
     151             \item Performance
     152             \item Surface
     153             \item Consommation
     154             \item Temps réel
     155             \item \dots
     156             \end{itemize}
     157
     158             Pas un processeur mais plusieurs processeurs.\\
     159             \begin{itemize}
     160               \item[$\Rightarrow$] Générateur d'architecture.
     161               \item[$\Rightarrow$] Technologie cible : FPGA.
     162             \end{itemize}
     163           }
     164           {
     165             Aucune connaissance à priori des besoins des applications. Peuvent avoir des critères variés ...
     166
     167             Pas 1CPU mais plusieurs CPU = ASIC trop onéreux
     168           }
     169
     170\subsection{Architecture Performante}
     171\slidetitle{Architecture Performante}
     172           {
     173             \begin{center}
     174               {\it Exécution de plusieurs instructions simultanément}
     175             \end{center}
     176
     177             Exploitation de toutes les formes de parallélisme.
     178
    50179             \begin{description}
    51              \item [Open         :] Absence de fonctionnalités cachées. (Cheval de troie)
    52              \item [Configurable :] Adaptable aux besoins des applications.
    53              \item [Performance  :] Application cryptographique.
     180             \item[ILP :] Instruction Level Parallelism
     181             \item[TLP :] Thread      Level Parallelism
     182             \item[DLP :] Data        Level Parallelism
    54183             \end{description}
    55184           }
    … …  
    57186           }
    58187
    59 \slidetitle{Besoins : Open}
    60            {
    61              \begin{itemize}
    62              \item Instruction Set Architecture libre. (Implémentation possible)
    63              \item Tools Chains présente et libre.
    64              \item Implémentation sur FPGA (Pérennité).       
    65              \item Présence d'une communauté autour de l'architecture logicielle.
    66              \end{itemize}
    67            }
    68            {
    69            }
    70 
    71 \slidetitle{Besoins : Configurable}
    72            {
    73              \begin{itemize}
    74              \item Pas de connaissance préalable du besoin des applications.
    75              \item Toutes les applications non pas les mêmes besoins de Performance / Surface.
    76              \end{itemize}
    77            }
    78            {
    79            }
    80 
    81 \slidetitle{Besoins : Performance}
    82            {
    83              Exploitation de toutes les formes de parrallélisme.
     188%\subsubsection{ILP}
     189\slidetitle{Instruction Level Paralelism}
     190           {
     191             \begin{center}
     192               {\it Exécution simultanée de plusieurs instructions provenant d'un même flux.}
     193             \end{center}
     194             \printgraph{GENERAL_ILP}{1  }
     195           }
     196           {
     197           }
     198%\slide
     199%          {
     200%            \begin{description}
     201%            \item[Avantages     :]~
     202%              \begin{itemize}
     203%              \item Exploitation implicite du point de vue logicielle.
     204%              \end{itemize}
     205%            \item[Inconvénients :]~
     206%              \begin{itemize}
     207%              \item Coût quadratique du contrôle.
     208%              \end{itemize}
     209%            \end{description}
     210%          }
     211%          {
     212%          }
     213
     214
     215%\subsubsection{TLP}
     216\slidetitle{Thread Level Paralelism}
     217           {
     218             \begin{center}
     219               {\it Exécution simultanée de plusieurs instructions provenant de différents flux.}
     220             \end{center}
     221
     222             \printgraph{GENERAL_TLP}{1  }
     223           }
     224           {
     225           }
     226
     227%\slide
     228%          {
     229%            \begin{description}
     230%            \item[Avantages     :]~
     231%              \begin{itemize}
     232%              \item Implantation très simple : duplication des coeurs
     233%              \item Ressources dédiés aux threads exécutés sur le coeur
     234%              \end{itemize}
     235%            \item[Inconvénients :]~
     236%              \begin{itemize}
     237%              \item Il doit avoir plus de thread que de coeurs afin d'éviter l'oisiveté des coeurs
     238%              \end{itemize}
     239%            \end{description}
     240%          }
     241%          {
     242%          }
     243%
     244%\slidetitle{TLP - Simulatenous Multi Threading (SMT)}
     245%          {
     246%            \printgraph{GENERAL_TLP-SMT}{1  }
     247%          }
     248%          {
     249%          }
     250%
     251%\slide
     252%          {
     253%            \begin{description}
     254%            \item[Avantages     :]~
     255%              \begin{itemize}
     256%              \item Implantation très simple et peu coûteuse en surface.
     257%              \item Meilleur exploitation des ressources
     258%              \end{itemize}
     259%            \item[Inconvénients :]~
     260%              \begin{itemize}
     261%              \item Dimensionner le nombre de threads proportionnellement à l'ILP exploitable.
     262%              \end{itemize}
     263%            \end{description}
     264%          }
     265%          {
     266%          }
     267
     268%\subsubsection{DLP}
     269\slidetitle{Data Level Paralelism}
     270           {
     271             \begin{center}
     272               {\it Exécution d'instructions avec plusieurs données. (SIMD)}
     273             \end{center}
     274
     275             \printgraph{GENERAL_DLP}{1  }
     276           }
     277           {
     278             Matrice 3x3 + 10
     279           }
     280%\slide
     281%          {
     282%            \begin{description}
     283%            \item[Avantages     :]~
     284%              \begin{itemize}
     285%              \item Une instruction SIMD est équivalente à beaucoup d'instructions SISD.
     286%              \end{itemize}
     287%            \item[Inconvénients :]~
     288%              \begin{itemize}
     289%              \item Pas adapter pour les applications qui n'exploite pas le DLP.
     290%              \item Exploitation explicite par le programmeur.
     291%              \end{itemize}
     292%            \end{description}
     293%          }
     294%          {
     295%          }
     296%
     297
     298\slidetitle{Implémentation matérielle}
     299           {
     300             \printgraph{GENERAL_hardware}{.98}
     301           }
     302           {
     303             Streaming SIMD Extensions, généralement abrégé SSE, est un jeu de 70 instructions supplémentaires pour microprocesseurs x86, apparu sur le Pentium III. Le fonctionnement est de type SIMD.
     304
     305
     306             AltiVec est un ensemble d'instructions SIMD d'opérations en virgule flottante conçu par, et propriété de, Apple, IBM et Motorola (l'AIM alliance), et mis en application sur des versions du PowerPC telle le G4 de Motorola et le G5 d'IBM.
     307           }
     308
     309\slide
     310           {
    84311             \begin{description}
    85              \item [ILP :] Instruction Level Paralelism
    86              \item [TLP :] Thread      Level Paralelism
    87              \item [DLP :] Data        Level Paralelism
     312             \item[ILP]
     313               \begin{itemize}
     314               \item Super Scalaire\\
     315               \item \sout{VLIW}
     316                 \begin{itemize}
     317                   \item[$\Rightarrow$] Compilateur spécialisé.
     318                   \item[$\Rightarrow$] Pas scalable
     319                 \end{itemize}
     320               \end{itemize}
     321             \item[TLP]
     322               \begin{itemize}
     323               \item CMP
     324                 \begin{itemize}
     325                   \item[$\Rightarrow$] Scalable mais sous utilisation des ressources.
     326                 \end{itemize}
     327               \item SMT
     328                 \begin{itemize}
     329                   \item[$\Rightarrow$] Utilisation optimale des ressources mais peu scalable.
     330                 \end{itemize}
     331               \item Mixte
     332               \end{itemize}
     333             \item[DLP]
     334               \begin{itemize}
     335               \item Extension SIMD\\
     336               \end{itemize}
    88337             \end{description}
    89338           }
    90339           {
    91            }
    92 
    93 \slidetitle{ILP}
    94            {
     340             Mixte : tirer partie du CMP et SMT
     341           }
     342
     343\section{État actuel}
     344\ContentsCurrent
     345
     346\slidetitle{Processeurs libres existants}
     347           {
     348             \begin{tabular}{l|ccccc}
     349               
     350               {\it Processeur}    & {\it Date} & {\it ISA}            & \multicolumn{2}{c}{{\it Support}} \\
     351                             &      &                & {\it ASIC} & {\it FPGA}                 \\
     352               
     353               \hline
     354               OpenRISC 1200 & 2001 & or1000-ORBIS32 & X & X\\ %&Mono-core, Scalaire 5 étages, 32 bits\\
     355               LEON2         & 2003 & SPARC-V8       & X & X\\ %&Mono-core, Scalaire 5 étages, 32 bits\\
     356               LEON3         & 2005 & SPARC-V8e      & X & X\\ %&Mono-core, Scalaire 7 étages, 32 bits\\
     357               OpenSparcT1   & 2005 & UltraSPARC-V9  & X & X\\
     358               MANIK         & 2006 & MANIK          &   & X\\
     359               aeMB          & 2007 & Xilinx EDK 3.2 &   & X\\ %&Mono-core, Scalaire 3 étages, 32 bits\\
     360               OpenFIRE      & 2007 & Xilinx EDK 6.3 &   & X\\ %&Mono-core, Scalaire 3 étages, 32 bits\\
     361               OpenSparcS1   & 2007 & UltraSPARC-V9  & X & X\\
     362               OpenSparcT2   &$>$2007 & UltraSPARC-V9  &   &  \\
     363             \end{tabular}
     364           }
     365           {
     366             Xilinx EDK 3.2 : 2003
     367
     368             Xilinx EDK 6.3 : 2004
     369
     370             \begin{tabular}{l|cccc}
     371               
     372               {\it Processeur}    & FPGA & taille & freq (Mhz) & remarque\\
     373               
     374               \hline
     375               OpenRISC 1200 &  statix 2 & 3000 & 33 & sans cache\\
     376               LEON2         &  virtex 2 & 5000 + RAM & 80 & \\
     377               LEON3         &  ? & 3500 & 125 & \\
     378               MANIK         &  &  & & \\
     379               aeMB          &  &  & & \\
     380               OpenFIRE      &  virtex 2 & 641 & 100\\
     381             \end{tabular}
     382
     383             
     384             Xilinx XC4VLX200   SPARC   FPU     CCX
     385             LUTs       134,973         13,863  25,090
     386             
     387             
     388             With FPGA\_SYN, FPGA\_SYN\_1THREAD, and FPGA\_SYN\_NO\_SPU options:
     389             Xilinx XC4VFX100   SPARC   FPU     CCX
     390             LUTs       40,613  9,398   26,051
     391             
     392             
     393             
     394             With FPGA\_SYN and FPGA\_SYN\_NO\_SPU options (4 threaded core):
     395             Xilinx XC4VFX100   SPARC   FPU     CCX
     396             LUTs       68,476  9,398   26,051
     397           }
     398           
     399\slidetitle{État actuel}
     400           {
     401             Il existe plusieurs processeurs libres, mais :
     402
     403             \begin{itemize}
     404             \item Aucun processeur n'exploite l'ILP.
     405             \item Les paramètres concernent principalement le cache.
     406             \item Seuls les modèles de l'OpenSPARC exploitent le TLP.
     407             \end{itemize}
     408           }
     409           {
     410           }
     411
     412%\slidetitle{Fonction de coûts}
     413%          {
     414%            Comparaison de deux instances du générateur :
     415%
     416%            \begin{itemize}
     417%            \item Soit : obtenir le meilleur compromis Performance / Complexité.
     418%              \begin{itemize}
     419%              \item Performance : nombre de cycles nécessaire pour exécuter les Benchmarks.
     420%              \item Complexité  : surface occupée du FPGA.
     421%              \end{itemize}
     422%            \item Soit : obtenir le meilleur partage des ressources entre les contextes matériels. (Gain Performance / Coût surface).
     423%              \begin{itemize}
     424%              \item Gain en performance : rapport entre la performance MT sur la performance ST.
     425%              \item Coût en surface     : rapport entre la surface     MT sur la surface     ST.
     426%              \end{itemize}
     427%            \end{itemize}
     428%          }
     429%          {
     430%            benchmark : SPECINT2k, Dhrystone
     431%
     432%           
     433%          }
     434
     435\section{Morpheo}
     436\ContentsCurrent
     437
     438%\slidetitle{Morpheo}
     439%          {
     440%            \printgraph{MORPHEO_service}{0.75}
     441%          }
     442%          {
     443%          }
     444
     445\subsection{Paramètres}
     446\slidetitle{Paramètres}
     447           {
     448             3 types :
    95449             \begin{description}
    96              \item[Avantages     :]~
    97                \begin{itemize}
    98                \item Exploitation implicite.           
    99                \end{itemize}
    100              \item[Inconvénients :]~
    101                \begin{itemize}
    102                \item Coût quadratique du contrôle.
    103                \end{itemize}
     450             \item [Global]
     451               \begin{itemize}
     452                 \item Occurrence de chaque entité [1:8]
     453                 \item Nombre d'instructions pour chaque entité [1:8]
     454               \end{itemize}
     455             \item [Local]
     456               \begin{itemize}
     457                 \item Présence/Absence du réseau de bypass
     458                 \item Nombre de registres physiques [32:512]
     459                 \item Nombre de ports du banc de registres [2:16]
     460                 \item Taille des files d'attente (fetch\_queue, \dots) [2:8]
     461                 \item Taille des structures internes (BTB, RAS, \dots)
     462                 \item Type et taille du prédicteur de branchement
     463                 \item Type des unités d'exécution
     464               \end{itemize}
     465             \item [Routage]
     466               \begin{itemize}
     467                 \item Entre les différentes entités
     468               \end{itemize}   
    104469             \end{description}
    105470           }
    … …  
    107472           }
    108473
    109 \slidetitle{TLP - Chip Multi Processor (CMP)}
    110            {
    111              \begin{description}
    112              \item[Avantages     :]~
    113                \begin{itemize}
    114                \item Implémentation très simple : duplication des cores
    115                \item Ressources dédiés au thread executé sur le core
    116                \end{itemize}
    117              \item[Inconvénients :]~
    118                \begin{itemize}
    119                \item Il doit avoir plus de thread que de core afin d'éviter l'oisiveté des cores.
    120                \end{itemize}
    121              \end{description}
    122            }
    123            {
    124            }
    125 
    126 \slidetitle{TLP - Simulatenous Multi Threading (SMT)}
    127            {
    128              \begin{description}
    129              \item[Avantages     :]~
    130                \begin{itemize}
    131                \item Implémentation très simple et peu coûteuse en surface.
    132                \item Meilleur exploitation des ressources
    133                \end{itemize}
    134              \item[Inconvénients :]~
    135                \begin{itemize}
    136                \item Dimensionnement du nombre de thread proportionnel à l'ILP exploitable.
    137                \end{itemize}
    138              \end{description}
    139            }
    140            {
    141            }
    142 
    143 \slidetitle{DLP}
    144            {
    145              \begin{description}
    146              \item[Avantages     :]~
    147                \begin{itemize}
    148                \item Une instruction SIMD est équivalente à beaucoup d'instructions SISD.
    149                \end{itemize}
    150              \item[Inconvénients :]~
    151                \begin{itemize}
    152                \item Pas adapter pour les applications qui n'exploite pas le DLP.
    153                \item Exploitation explicite par le programmeur.
    154                \end{itemize}
    155              \end{description}
    156            }
    157            {
    158            }
    159 
    160            
    161 \slidetitle{Etat de l'art}
    162            {
    163              \begin{description}
    164              \item [sofcore :]~
    165                \begin{description}
    166                \item [Commercial :] Nios, MicroBlaze, ...
    167                \item [Libre      :] OpenRISC 1200, Leon 2/3, OpenSPARC T1/S1
    168                \end{description}
    169                {\it Non : Peu configurable, faible exploitation du paralélisme d'instruction}
    170              \item [Simulateur :] SimpleScalar, SMTSim, ...\\
    171                {\it Non : Simulateur non prévut pour avoir une synthèse}
    172              \item [Hardcore :] POWER5, Intel Pentium 3/4, MIPS R10000, ...\\
    173                {\it Non : ISA non libre}
    174              \end{description}
    175            }
    176            {
    177            }
    178 
    179 \slidetitle{Objectif}
    180            {
    181            }
    182            {
    183            }
    184 
    185 \slidetitle{Service offert}
    186            {
    187              \printgraph{MORPHEO_service}{0.75}
    188            }
    189            {
    190            }
    191 
    192 \slidetitle{Fonction de coûts}
    193            {
    194            }
    195            {
    196            }
    197 
    198 \section{Morpheo}
    199 %\ContentsCurrent
    200 
    201 \subsection{Micro Architecture}
    202 \slidetitle{Micro Architecture : Overview}
     474\subsection{Architecture interne}
     475\slidetitle{Architecture interne}
    203476           {
    204477             \printgraph{MORPHEO_micro_architecture-overview}{0.48}
    … …  
    207480             3 grandes parties :
    208481             \begin{description}
    209              \item[Front end :] Amène des paquets d'instructions en séquence, et les décodes. Calcules les addresses suivantes (spéculation) et maintiens l'état des threads (idle, wait, run ...)
    210              \item[Out Of Order Engine :] Renome les registres (annulations des dépendances RAW, WAW et WAR). Re Order Buffer : mettre à jour l'état du contexte dans l'ordre d'arrivé des threads.
    211              \item[Execution Loop :] Boucle ``Read, execute, Write''. Ainsi que les bypass. Instructions peuvent ce lancer dans le désordres.
     482             \item[Front end           :] Amène des paquets d'instructions en séquence, et les décodes. Calcules les adresses suivantes (spéculation) et maintiens l'état des threads (idle, wait, run ...)
     483             \item[Out Of Order Engine :] Renomme les registres (annulations des dépendances RAW, WAW et WAR). Re Order Buffer : mettre à jour l'état du contexte dans l'ordre d'arriver des threads.
     484             \item[Execution Loop      :] Boucle ``Read, execute, Write''. Ainsi que les bypass. Instructions peuvent ce lancer dans le désordres.
    212485             \end{description}
    213486           }
    214487
    215 \slidetitle{Micro Architecture : Front end}
    216            {
    217              \printgraph{MORPHEO_micro_architecture-front_end}{0.7}
    218            }
    219            {
    220            }
    221 
    222 \slidetitle{Micro Architecture : Out Of Order Engine}
    223            {
    224              \printgraph{MORPHEO_micro_architecture-out_of_order_engine}{0.7}
    225            }
    226            {
    227            }
    228 
    229 \slidetitle{Micro Architecture : Execution Loop}
    230            {
    231              \printgraph{MORPHEO_micro_architecture-execute_loop}{0.7}
    232            }
    233            {
    234            }
    235 
     488\slide
     489           {
     490             \printgraph{MORPHEO_micro_architecture-ex01}{0.48}
     491           }
     492           {
     493             Hypothèse de départ
     494
     495             SMT 2
     496           }
     497
     498\slide
     499           {
     500             \printgraph{MORPHEO_micro_architecture-ex02}{0.48}
     501           }
     502           {
     503             contexte x4 prédicteur dédié
     504           }
     505
     506\slide
     507           {
     508             \printgraph{MORPHEO_micro_architecture-ex03}{0.48}
     509           }
     510           {
     511             Select ...
     512           }
     513
     514\slide
     515           {
     516             \printgraph{MORPHEO_micro_architecture-ex04}{0.48}
     517           }
     518           {
     519             possibilité de CMP
     520           }
     521
     522
     523%\slidetitle{Micro Architecture : Front end}
     524%          {
     525%            \printgraph{MORPHEO_micro_architecture-front_end}{0.7}
     526%          }
     527%          {
     528%          }
     529%
     530%\slidetitle{Micro Architecture : Out Of Order Engine}
     531%          {
     532%            \printgraph{MORPHEO_micro_architecture-out_of_order_engine}{0.7}
     533%          }
     534%          {
     535%          }
     536%
     537%\slidetitle{Micro Architecture : Execution Loop}
     538%          {
     539%            \printgraph{MORPHEO_micro_architecture-execute_loop}{0.7}
     540%          }
     541%          {
     542%          }
     543%
     544\section{Validation fonctionnelle}
     545\ContentsCurrent
     546
     547\subsection{Validation du modèle systemC/CABA}
    236548
    237549\slidetitle{Environnement de simulation}
    238550           {
     551             \begin{itemize}
     552             \item Benchmark SPECINT2k.
     553               \begin{tabular}{ll}
     554                 164.gzip   & Compression.                          \\
     555                 175.vpr    & Placement et routage de circuit FPGA. \\
     556                 181.mcf    & Optimisation combinatoire.            \\
     557                 255.vortex & Object-oriented Database.             \\
     558                 256.bzip2  & Compression.                          \\
     559                 300.twolf  & Simulateur de placement et de routage.\\
     560               \end{tabular}
     561             \item Appel système : librairie {\it newlib}.
     562             \item Plate-forme matérielle ``custom''
     563               \begin{itemize}
     564                 \item Gestion de l'endienness.
     565                 \item Pont entre la simulation et le système hôte.
     566               \end{itemize}
     567             \end{itemize}
     568           }
     569           {
     570             sim2os :
     571             \begin{itemize}
     572             \item SERVICE\_OPEN
     573             \item SERVICE\_CLOSE
     574             \item SERVICE\_READ
     575             \item SERVICE\_WRITE
     576             \item SERVICE\_TIME
     577             \item SERVICE\_CLOCK
     578             \item SERVICE\_LSEEK
     579             \end{itemize}
     580           }
     581
     582\slidetitle{Hypothèse de travail}
     583           {
     584             Architecture de références
     585             \begin{itemize}
     586               \item 4 Threads
     587               \item 8 Unités d'exécutions
     588               \item 8 Instructions lancées par cycle
     589             \end{itemize}
     590             
     591             Variation de l'architecture
     592             \begin{itemize}
     593             \item Nombre de cache de premier niveau
     594             \item Nombre d'unité de lancement (Front\_End et OoO\_Engine)
     595             \item Nombre de contexte matériel
     596             \item Partage des unités fonctionnelles
     597             \end{itemize}
    239598           }
    240599           {
    … …  
    243602\slidetitle{Résultats}
    244603           {
    245            }
    246            {
    247            }
    248 
    249 \slidetitle{Morpheo on FPGA}
    250            {
    251            }
    252            {
    253            }
    254 
    255 
    256 
    257 %\section{Besoins}
    258 %
    259 %\ContentsCurrent
    260 %
    261 %\slidetitle{Besoins}
    262 %          {Besoins pour les processeurs embarquées :
    263 %           
    264 %            \begin{itemize}
    265 %            \item Maîtrise du système
    266 %            \item Souplesse
    267 %            \item Performance
    268 %            \end{itemize}
    269 %          }
    270 %          {
    271 %            Où : téléphone portable, baladeur mp3/vidéo, automobile ...
    272 %
    273 %            \begin{description}
    274 %            \item[Maitrise du système :] Les processeurs généralistes sont utilisés dans un vaste échantillon d'application. Ceci touche également la sécurité.
    275 %            \item[Souplesse           :] Pour un concepteur de système embarqués : bien dimensionner son système
    276 %            \item[Performance         :] Application cible de plus en plus gourmande en ressources : beaucoup de threads avec des impératifs de rapidité.
    277 %            \end{description}
    278 %          }
    279 %
    280 %\subsection{Maîtrise du système}
    281 %\slidetitle{Besoin de la Maîtrise du système}
    282 %          {
    283 %            {\bf Plate-forme de confiance totale}
    284 %
    285 %            \begin{itemize}
    286 %            \item Projet Open
    287 %            \item ISA Open
    288 %            \item Instructions customisables
    289 %            \end{itemize}
    290 %          }
    291 %          {
    292 %            Morpheo s'inscrit dans le cadre du projet plate-forme de confiance totale.
    293 %
    294 %            Instructions customisables : possibilité à l'utilisateur de rajouter de nouvelles instructions. Comme par exemple pour le chiffrement ou le déchiffrement ...
    295 %%           On doit supposer que la mémoire d'instruction et de donnée ce trouve en milieu accéssible par les pirates. Leur chiffrement en devient obligatoire.
    296 %%
    297 %%           En hard dans le proc? cache? interconnect? I/O?
    298 %          }
    299 %
    300 %
    301 %\subsection{Souplesse}
    302 %\slidetitle{Besoin de Souplesse}
    303 %          {
    304 %            {\bf Adapation aux besoins des concepteurs}
    305 %
    306 %            \begin{itemize}
    307 %            \item Processeur hautement paramètrables
    308 %            \item Ressources internes hétérogènes
    309 %            \item FPGA
    310 %            \end{itemize}
    311 %          }
    312 %          {
    313 %            Souplesse : s'adapter aux besoins des concepteur de SoC.
    314 %
    315 %            \begin{description}
    316 %            \item[Paramètrables :] Fournir un grand jeu de paramètres afin de satisfaire les contraintes du concepteur
    317 %            \item[Hétérogènes :] En découle des paramètres
    318 %            \item[FPGA :] Cible de + en + utilisé, Si mappage possible sur les ressources limités d'un FPGA, alors possible également sur un ASIC
    319 %            \end{description}
    320 %          }
    321 %
    322 %\subsection{Performance}
    323 %\slidetitle{Besoin de Performance (1) - ILP vs TLP}
    324 %          {
    325 %            {\bf Exploitation des différentes formes de parallélisme}
    326 %           
    327 %            Paquet d'instruction pouvant s'éxecuter en parallèle :
    328 %            \begin{itemize}
    329 %            \item {\it Intra flot} : exploitation de l'ILP\newline limitation intrasèque au soft (3-5 instructions)
    330 %            \item {\it Inter flot} : exploitation du TLP  \newline limitation intrasèque au système cible
    331 %            \end{itemize}
    332 %          }
    333 %          {
    334 %            \begin{itemize}
    335 %            \item ILP : superscalaire, OutOfOrder, Spéculation
    336 %            \item TLP : CMP, SMT
    337 %            \end{itemize}
    338 %          }
    339 %
    340 %\slidetitle{Besoin de Performance (2) - CMP vs SMT}
    341 %          {
    342 %            \printgraph{GENERAL_type_of_multi_thread}{0.5}
    343 %           
    344 %%           (schéma)
    345 %%           
    346 %%           Comparaison théorique de 5 types d'architectures :
    347 %%           ||Mono Coeur           ||Mono Contexte           ||Largeur infini||Idéal       ||
    348 %%           ||Mono Coeur           ||Mono Contexte           ||Largeur 4     ||Monolithique||
    349 %%           ||Multi Coeur d'ordre 4||Mono Contexte           ||Largeur 1     ||CMP         ||
    350 %%           ||Mono Coeur           ||Multi Contexte d'ordre 4||Largeur 4     ||SMT         ||
    351 %%           ||Multi coeur d'ordre 2||Multi Contexte d'ordre 2||Largeur 2     ||CMP de SMT  ||
    352 %          }
    353 %          {
    354 %            \begin{itemize}
    355 %            \item A et B : 17 instructions en 7 UT idéale
    356 %            \item (1) : 14 UT
    357 %            \item (2) : 17 UT, 34 slot vide, occupation 50\%
    358 %            \item (3) : 12 UT, 14 slot vide, occupation 70\%
    359 %            \item (4) : 11 UT, 10 slot vide, occupation 77\%
    360 %            \end{itemize}
    361 %          }
    362 %\slidetitle{Besoin de Performance (3) - Entre le CMP et le SMT}
    363 %          {
    364 %            \begin{description}
    365 %            \item[CMP :] L'intégralité des ressources d'un coeur sont dédiées   à un contexte.
    366 %            \item[SMT :] L'intégralité des ressources d'un coeur sont partagées entre tous les contextes.
    367 %            \item[Hybride :] Multitude de possibilité de partage des ressources internes.\\
    368 %              Une ressource est soit dédiée à un contexte soit partagée entre un certain nombre de contextes.
    369 %            \end{description}
    370 %          }
    371 %          {
    372 %            Définir ce qu'est une ressource : ALU, predicteur de branchement, cache ...
    373 %          }
    374 %
    375 %
    376 %\section{Solution}
    377 %\ContentsCurrent
    378 %\subsection{Initiatives actuelles}
    379 %\slidetitle{Initiatives actuelles}
    380 %          {
    381 %            Tous les processeurs sont des RISC scalaires.
    382 %
    383 %            \begin{description}
    384 %            \item[OpenRISC 1200 :] 32 bits, 5 étages. Jusqu'à 8 contextes.
    385 %            \item[Leon 2        :] 32 bits, 5 étages.
    386 %            \item[Leon 3        :] Leon 2 en 7 étages.
    387 %            \item[OpenSparcS1   :] 1 coeur 64bits, 6 étages et CMT 4.
    388 %            \item[OpenSparcT1   :] OpenSparcS1 avec 8 coeurs. Version OpenSource du Niagara.
    389 %            \item[Micro32       :] 32 bits, 6 étages.
    390 %            \item[OpenFire      :] 32 bits, 3 étages. Dérivés du MicroBlaze
    391 %            \item[aeMB          :] 32 bits, 3 étages. Dérivés du MicroBlaze
    392 %            \end{description}
    393 %          }
    394 %          {
    395 %            \begin{description}
    396 %            \item[OpenRISC 1200 :] Présence icache, dcache, immu, dmmu. Taille des caches, des opérandes, du banc de registres. Matériel spécifique : div, rotate, mul, mac.
    397 %            \item[Leon 2 et 3   :] Présence de div, mul, mac, floating point. Taille du banc de registres . Nombre de load delai. Configuration avancé du cache et de la MMU (fetch, decod, execute, memory, write) (fetch, decod, register access, execute, memory, exception, write)
    398 %            \item[OpenSparc     :] Présence de la Stream Processing Unit (cryptographie), 1 seul thread par coeur.
    399 %            \item[Micro32       :] Présence icache, dcache, debug. Taille des caches. Matériel spécifique : div, rotate, mul pipeline, extension de signes.
    400 %            \item[OpenFire      :] 3 étages (Fetch, Decod, Execute). Faiblement configurable (largeur des données, espace d'addressage, presence de mul et de cmp). Aucun support de caches
    401 %            \item[aeMB          :] 3 étages (Fetch, Decod, Execute). Support de caches. Pas configurable (Juste la largeur de l'espace d'addressage)
    402 %            \end{description}
    403 %          }
    404 %
    405 %\slide     {
    406 %            \printgraph{GENERAL_Art_of_State-Comparaison}{0.8}
    407 %          }
    408 %          {
    409 %          }
    410 %\subsection{Solution proposée}
    411 %\slidetitle{Solution proposée}
    412 %          {
    413 %            \begin{itemize}
    414 %            \item Partir d'une micro-architecture HighPerf.
    415 %            \item Ajout de la gestion du multi-thread.
    416 %            \item Rendre paramétrable les ressources internes.
    417 %            \item Mappage des instances de ce générateur de processeur sur les ressources limitées d'un FPGA.
    418 %            \end{itemize}
    419 %          }
    420 %          {
    421 %            Pentium 4, MipsR10000, Power5
    422 %          }
    423 %         
    424 %\subsection{Métrique}
    425 %\slidetitle{Métrique}
    426 %          {
    427 %            \begin{itemize}
    428 %            \item Obtenir le meilleur compromis Performance / Complexité.
    429 %              \begin{itemize}
    430 %              \item Performance : nombre de cycles nécessaire pour éxecuter les Benchmarks.
    431 %              \item Compléxité  : surface occupée du FPGA.
    432 %              \end{itemize}
    433 %            \item Obtenir le meilleur partage des ressources entre les contextes matériels. (Gain Performance / Coût surface).
    434 %              \begin{itemize}
    435 %              \item Gain en performance : rapport entre la performance MT sur la performance ST.
    436 %              \item Coût en surface     : rapport entre la surface     MT sur la surface     ST.
    437 %              \end{itemize}
    438 %            \end{itemize}
    439 %          }
    440 %          {
    441 %            benchmark : SPECINT2k, Dhrystone
    442 %
    443 %            FPGA : virtex5LX 330
    444 %          }
    445 %
    446 %\section{Morpheo}
    447 %\ContentsCurrent
    448 %
    449 %\subsection{Micro Architecture}
    450 %\slidetitle{Micro Architecture : Overview}
    451 %          {
    452 %            \printgraph{MORPHEO_micro_architecture-overview}{0.48}
    453 %          }
    454 %          {
    455 %            3 grandes parties :
    456 %            \begin{description}
    457 %            \item[Front end :] Amène des paquets d'instructions en séquence, et les décodes. Calcules les addresses suivantes (spéculation) et maintiens l'état des threads (idle, wait, run ...)
    458 %            \item[Out Of Order Engine :] Renome les registres (annulations des dépendances RAW, WAW et WAR). Re Order Buffer : mettre à jour l'état du contexte dans l'ordre d'arrivé des threads.
    459 %            \item[Execution Loop :] Boucle ``Read, execute, Write''. Ainsi que les bypass. Instructions peuvent ce lancer dans le désordres.
    460 %            \end{description}
    461 %          }
    462 %
    463 %\slidetitle{Micro Architecture : Front end}
    464 %          {
    465 %            \printgraph{MORPHEO_micro_architecture-front_end}{0.7}
    466 %          }
    467 %          {
    468 %          }
    469 %
    470 %\slidetitle{Micro Architecture : Out Of Order Engine}
    471 %          {
    472 %            \printgraph{MORPHEO_micro_architecture-out_of_order_engine}{0.7}
    473 %          }
    474 %          {
    475 %          }
    476 %
    477 %\slidetitle{Micro Architecture : Execution Loop}
    478 %          {
    479 %            \printgraph{MORPHEO_micro_architecture-execute_loop}{0.7}
    480 %          }
    481 %          {
    482 %          }
    483 %
    484 %\subsection{Méthodologie}
    485 %\slidetitle{Service proposé}
    486 %          {
    487 %            \printgraph{MORPHEO_service}{0.75}
    488 %          }
    489 %          {
    490 %            libMorpheo :
    491 %            \begin{itemize}
    492 %            \item Simulation systemC
    493 %              \begin{itemize}
    494 %              \item TestBench Vhdl
    495 %              \item Statistiques lors de la simulation
    496 %              \end{itemize}
    497 %            \item Vhdl : synthétisable sur FPGA
    498 %            \item Positions: Point d'entrée d'un outil de visualisation architectural (Stage M1)
    499 %            \end{itemize}
    500 %          }
    501 %   
    502 %\slidetitle{Méthodologie - Boucle d'Iteration}
    503 %          {
    504 %            \printgraph{MORPHEO_methodologie}{0.3}
    505 %          }
    506 %          {
    507 %            \begin{enumerate}
    508 %            \item SystemC
    509 %              \begin{enumerate}
    510 %              \item Ecriture du modèle systemC
    511 %              \item Ecriture d'un TestBench pour le systemc - goto 1.1
    512 %              \end{enumerate}
    513 %            \item VHDL
    514 %              \begin{enumerate}
    515 %              \item Ecriture du vhdl
    516 %              \item Validation de la stricte compatibilité entre le systemC et le Vhdl - goto 2.1 ou 1.1
    517 %              \end{enumerate}
    518 %            \item FPGA
    519 %              \begin{enumerate}
    520 %              \item Synthèse sur FPGA - goto 2.1, 1.1
    521 %              \item Mappage sur FPGA
    522 %              \end{enumerate}
    523 %            \end{enumerate}
    524 %          }
    525 %
    526 %\subsection{Perspective}
    527 %\slidetitle{Comment remplir nos journées?}
    528 %          {
    529 %            Il "reste" à faire ...
    530 %          }
    531 %          {
    532 %          }
    533 
    534 \slide{}{}
     604             \begin{center}
     605               Variation du partage des ressources entre les contextes matérielles.
     606             \end{center}
     607             %Rapport entre la performance MT sur la performance ST.
     608
     609             \printgraph{simulation_performance}{0.7}       
     610           }
     611           {
     612             DIRE : ST / MT.
     613
     614             MT = exécution parallèle des benchmarks
     615
     616             ST = exécution séquentielle des benchmarks
     617
     618
     619             ordonnée : IPC
     620
     621             abscisse : degré de partage
     622           }
     623
     624\slide
     625           {
     626             %Rapport entre la performance MT sur la performance ST.
     627
     628             \printgraph{simulation_surface}{0.7}           
     629           }
     630           {
     631           }
     632
     633\subsection{Méthodologie pour le modèle VHDL/RTL}
     634
     635\slidetitle{Méthodologie pour l'écriture du générateur VHDL}
     636           {
     637             \printgraph{VHDL_methodologie}{0.7}
     638           }
     639           {
     640             FPGA : virtex5LX 330
     641           }
     642
     643\slidetitle{Exemple : Banc de registres 512x32 bits}
     644           {
     645             \printgraph{synthese_FPGA-registerfile}{0.7}
     646           }
     647           {
     648           }
     649
     650\slidetitle{Planning}
     651           {
     652             \begin{itemize}
     653             \item Optimisation du modèle SytemC/CABA
     654             \item Écriture du générateur de VHDL/RTL
     655             \item Réalisation d'un démonstrateur :
     656               \begin{itemize}
     657               \item synthèse sur un FPGA d'une instance du générateur.
     658               \item exécution d'une application de test
     659               \end{itemize}
     660             \end{itemize}
     661           }
     662           {
     663           }
     664
     665\slidetitle{Conclusion}
     666           {
     667             \begin{itemize}
     668               \item Définition d'un processeur ouvert, haute performance, paramétrable et pérenne.
     669               \item Disposer d'un outil d'aide à l'exploration architecturale
     670             \end{itemize}
     671           }
     672           {
     673           }

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/simulation_all.p

    r23 r57  
    88
    99set data style boxes
    10 set boxwidth 0.5
     10set boxwidth 2
    1111set style fill solid 1.000000 border -1
    12 
     12   
    1313set grid
    1414set xlabel "Architecture"
    15 set ylabel "Speed Up MT/ST"
    16 set yrange [0:4]
     15set ylabel "Ratio MT/ST"
     16   set yrange [0:4.5]
    1717   
    18 set xtics rotate by -25 ('X4-1_1_4-8'  0 , \
    19                          'X4-1_2_2-8'  1 , \
    20                          'X4-1_2_2-4'  2 , \
    21                          'X4-1_4_1-8'  3 , \
    22                          'X4-1_4_1-2'  4 , \
    23                          'X4-2_1_2-8'  5 , \
    24                          'X4-2_1_2-4'  6 , \
    25                          'X4-2_2_1-8'  7 , \
    26                          'X4-2_2_1-4'  8 , \
    27                          'X4-2_2_1-2'  9 , \
    28                          'X4-4_1_1-8'  10, \
    29                          'X4-4_1_1-4'  11, \
    30                          'X4-4_1_1-2'  12  )
     18set xtics rotate by -25 ('X4-1_1_4-8'  0  , \
     19                         'X4-1_2_2-8'  10 , \
     20                         'X4-1_2_2-4'  20 , \
     21                         'X4-2_1_2-8'  30 , \
     22                         'X4-2_1_2-4'  40 , \
     23                         'X4-1_4_1-8'  50 , \
     24                         'X4-1_4_1-2'  60 , \
     25                         'X4-2_2_1-8'  70 , \
     26                         'X4-2_2_1-4'  80 , \
     27                         'X4-2_2_1-2'  90 , \
     28                         'X4-4_1_1-8'  100, \
     29                         'X4-4_1_1-4'  110, \
     30                         'X4-4_1_1-2'  120  )
    3131
    32 plot "simulation_all.dat" notitle
    33      
     32
     33plot "simulation_all_perf.dat"    title "Gain de performance",\
     34     "simulation_all_surface.dat" title "Augmentation surface"

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/simulation_all_perf.dat

    r52 r57  
    1 1.46 # x04_w08-01_e08-01  X4-1_1_4-8
    2 2.37 # x04_w08-04_e08-01  X4-1_2_2-8
    3 2.37 # x04_w08-04_e08-07  X4-1_2_2-4
    4 2.94 # x04_w08-07_e08-01  X4-1_4_1-8
    5 3.27 # x04_w08-07_e08-15  X4-1_4_1-2
    6 2.51 # x04_w08-08_e08-01  X4-2_1_2-8
    7 2.4  # x04_w08-08_e08-07  X4-2_1_2-4
    8 3.38 # x04_w08-11_e08-01  X4-2_2_1-8
    9 3.41 # x04_w08-11_e08-07b X4-2_2_1-4
    10 3.63 # x04_w08-11_e08-15  X4-2_2_1-2
    11 3.94 # x04_w08-15_e08-01  X4-4_1_1-8
    12 3.88 # x04_w08-15_e08-07  X4-4_1_1-4
    13 3.92 # x04_w08-15_e08-15  X4-4_1_1-2
     10   1.46 # x04_w08-01_e08-01  X4-1_1_4-8
     210  2.37 # x04_w08-04_e08-01  X4-1_2_2-8
     320  2.37 # x04_w08-04_e08-07  X4-1_2_2-4
     430  2.51 # x04_w08-08_e08-01  X4-2_1_2-8
     540  2.4  # x04_w08-08_e08-07  X4-2_1_2-4
     650  2.94 # x04_w08-07_e08-01  X4-1_4_1-8
     760  3.27 # x04_w08-07_e08-15  X4-1_4_1-2
     870  3.38 # x04_w08-11_e08-01  X4-2_2_1-8
     980  3.41 # x04_w08-11_e08-07b X4-2_2_1-4
     1090  3.63 # x04_w08-11_e08-15  X4-2_2_1-2
     11100 3.94 # x04_w08-15_e08-01  X4-4_1_1-8
     12110 3.88 # x04_w08-15_e08-07  X4-4_1_1-4
     13120 3.92 # x04_w08-15_e08-15  X4-4_1_1-2

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Include/ppt-file_source.sed

    r51 r57  
    1 \documentclass{beamer}
    2 
    31\def\lang{@LANG}
    42\def\file{@FILE}
    … …  
    97\def\dirroot{\dirdoc/\lang}
    108
     9% Package de variables d'environnement : Titre, command etc ...
    1110
    12 % Package de variables d'environnement : Titre, command etc ...
     11\include{\dirpackage/\file}
    1312\usepackage{Include/ppt-style}
    14 \include{\dirpackage/\file}
    1513\usepackage{\dirpackage/\file}
    1614

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Include/ppt-file_source.tex

    r2 r57  
     1%\documentclass{article}
     2\documentclass{beamer}
     3
    14\usepackage{beamerthemetree}
    25

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Include/ppt-style.sty

    r42 r57  
    11\typeout{Fichier de style `ppt-style.sty'.}
    22
     3\usepackage{beamerarticle}
    34\usepackage{graphicx}
    45\usepackage{tabularx}
    … …  
    910\usepackage{pgf,pgfarrows,pgfheaps,pgfnodes,pgfpages,pgfshade}
    1011\usepackage{openbib}
     12\usepackage{ulem}
    1113\bibliographystyle{plain}
    1214
    13 %\useoutertheme{infolines}
     15\addtobeamertemplate{footline}{\insertframenumber/\inserttotalframenumber}
     16
     17\setbeameroption{show notes on second screen}
     18
     19%\useoutertheme{splitbarsbackground}
    1420%\usetheme{Darmstadt}
    1521%\usetheme{Malmoe}

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Info/presentation-internal_seminary_overview.sty

    r52 r57  
    1 \def\review{2007/09/21}
     1\def\review{2007/09/28}
    22%\def\review{\number\day/\number\month/\number\year\xspace}
    33
    4 \title{Séminaire interne :\newline Processeur libre, haute performance et paramètrable}
     4\title{MORPHEO :\newline Processeur ouvert, haute performance, paramétrable et pérenne pour plate-forme de confiance.}
    55
    6 \institute{Département ALSOC - Laboratoire d'informatique de Paris VI - France}
     6\institute{Département SOC - Laboratoire d'informatique de Paris VI - France}
    77 
    8 \author{Mathieu Rosière\\
    9   encadrement :\\
    10   Nathalie Drach-Temam\\
    11   Jean-Lou Desbarbieux\\
    12   Franck Wajsbürt
    13 }
     8\author{Mathieu Rosière\newline
     9  encadrement :\newline
     10  Nathalie Drach-Temam\newline
     11  Jean-Lou Desbarbieux\newline
     12  Franck Wajsbürt}
    1413
    1514\date{\review}

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Info/presentation-internal_seminary_overview.tex

    r51 r57  
     1%\documentclass[10pt,a4paper,onecolumn]{article}
     2\documentclass{beamer}
    13\usepackage{beamerthemetree}
    24
    3 %\setbeameroption{show notes on second screen}
     5
     6
     7
     8

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Makefile

    r53 r57  
    9494%.pdf                   : %.ps
    9595                        @\
    96                         $(ECHO) "Génération du fichier $*.pdf";                                                 \
    97                         $(PS2PDF) $< $@;                                                                        \
     96                        $(ECHO) "Génération du fichier $*.pdf";         \
     97                        $(PS2PDF) $< $@;                                \
    9898                        $(CP) $@ $(DIR_DOCUMENTATION);
    9999
    100100%.ps                    : %.dvi
    101101                        @\
    102                         $(ECHO) "Génération du fichier $*.ps";                                                  \
     102                        $(ECHO) "Génération du fichier $*.ps";          \
    103103                        $(DVIPS) -o $@ $<;
    104104
    … …  
    106106%.dvi                   : $(DIR_TEX)/%.tex
    107107                        @\
    108                         $(ECHO) "Génération du fichier $*.dvi";                                                 \
    109                         $(LATEX_WITH_ENV) $<;                                                                   \
    110                         $(LATEX_WITH_ENV) $< > /dev/null;                                                       \
    111                         citation=`$(GREP) "citation" $*.aux`;                                                   \
    112                          if $(TEST) -n "$$citation" ; then                                                      \
    113                           $(BIBTEX) $* ;                                                                        \
    114                         fi;                                                                                     \
    115                         $(LATEX_WITH_ENV) $< > /dev/null;                                                       \
    116                         $(LATEX_WITH_ENV) $< > /dev/null;
     108                        $(ECHO) "Génération du fichier $*.dvi";         \
     109                        $(LATEX_WITH_ENV) $<;                           \
     110                        if $(TEST) $? -eq 0; then                       \
     111                                $(LATEX_WITH_ENV) $< > /dev/null;       \
     112                                citation=`$(GREP) "citation" $*.aux`;   \
     113                                if $(TEST) -n "$$citation" ; then       \
     114                                        $(BIBTEX) $* ;                  \
     115                                fi;                                     \
     116                                $(LATEX_WITH_ENV) $< > /dev/null;       \
     117                                $(LATEX_WITH_ENV) $< > /dev/null;       \
     118                        fi;
    117119
    118120#--------------------------------------------------------------------------------
    … …  
    348350                        declare -a VIEWER;                                                                      \
    349351                                                                                                                \
    350                         FORMAT=("pdf"         "pdf"      "ps"     "dvi");                                       \
    351                         VIEWER=($(VIEWPDF_FS) $(VIEWPDF) $(VIEWPS) $(VIEWDVI));                                 \
     352                        FORMAT=("pdf"           "pdf"        "ps"        "dvi");                                \
     353                        VIEWER=("$(VIEWPDF_FS)" "$(VIEWPDF)" "$(VIEWPS)" "$(VIEWDVI)");                         \
    352354                                                                                                                \
    353355                        CPT=0;                                                                                  \
    … …  
    378380$(DIR_SCHEMA_EPS)       :
    379381                        @\
    380                         $(ECHO) "Make directory       : $@";                                                    \
     382                        $(ECHO) "Make directory       : $@";            \
    381383                        $(MKDIR) $@;
    382384
    383385$(DIR_SCHEMA_PNG)       :
    384386                        @\
    385                         $(ECHO) "Make directory       : $@";                                                    \
     387                        $(ECHO) "Make directory       : $@";            \
    386388                        $(MKDIR) $@;
    387389
    388390$(DIR_TEX)              :
    389391                        @\
    390                         $(ECHO) "Make directory       : $@";                                                    \
     392                        $(ECHO) "Make directory       : $@";            \
    391393                        $(MKDIR) $@;
    392394
    393395$(DIR_SCHEMA_PNG)/%.png : $(DIR_SCHEMA_EPS)/%.eps $(DIR_SCHEMA_PNG)
    394396                        @\
    395                         $(ECHO) "Generate   files     : $*.png";                                                \
     397                        $(ECHO) "Generate   files     : $*.png";        \
    396398                        $(EPS2PNG) $< $@;
    397399
    398400$(DIR_SCHEMA_EPS)/%.eps : $(DIR_SCHEMA)/%.eps $(DIR_SCHEMA_EPS)
    399401                        @\
    400                         $(ECHO) "Generate   files     : $*.eps";                                                \
     402                        $(ECHO) "Generate   files     : $*.eps";        \
    401403                        $(CP) $(DIR_SCHEMA)/$*.eps $(DIR_SCHEMA_EPS);
    402404
    403405$(DIR_SCHEMA_EPS)/%.eps : $(DIR_SCHEMA)/%.fig $(DIR_SCHEMA_EPS)
    404406                        @\
    405                         $(ECHO) "Generate   files     : $*.eps";                                                \
     407                        $(ECHO) "Generate   files     : $*.eps";        \
    406408                        $(FIG2EPS) $< $@;
    407409
    408410$(DIR_SCHEMA_EPS)/%.eps : $(DIR_GRAPH)/%.p    $(DIR_SCHEMA_EPS)
    409411                        @\
    410                         $(ECHO) "Generate   files     : $*.eps";                                                \
     412                        $(ECHO) "Generate   files     : $*.eps";        \
    411413                        $(CD) $(DIR_GRAPH); $(GNUPLOT) $*.p;
    412414

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/MORPHEO_micro_architecture-front_end.fig

    r17 r57  
    1 #FIG 3.2  Produced by xfig version 3.2.5-alpha5
     1#FIG 3.2
    22Landscape
    33Center
    … …  
    3636         3330 6930 2610 6930 2610 6480 3330 6480 3330 6930
    37374 1 0 50 -1 -1 10 0.0000 4 105 315 2970 6660 fetch\001
    38 4 1 0 50 -1 -1 10 0.0000 4 120 345 2970 6840 queue\001
     384 1 0 50 -1 -1 10 0.0000 4 105 345 2970 6840 queue\001
    3939-6
    40406 2610 5670 3330 6120
    … …  
    43434 1 0 50 -1 -1 10 0.0000 4 105 450 2970 5850 address\001
    44444 1 0 50 -1 -1 10 0.0000 4 120 585 2970 6030 generator\001
    45 -6
    46 6 1710 6075 2430 6525
    47 2 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
    48          2430 6525 1710 6525 1710 6075 2430 6075 2430 6525
    49 4 1 0 50 -1 -1 10 0.0000 4 105 240 2070 6255 inst\001
    50 4 1 0 50 -1 -1 10 0.0000 4 105 360 2070 6435 ROM\001
    5145-6
    52461 3 0 1 0 0 50 -1 20 0.000 1 0.0000 5040 5221 24 24 5040 5221 5064 5217
    … …  
    102962 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    10397        3 0 1.00 60.00 120.00
    104          2610 5895 1350 5895
     98         2610 5895 2250 5895
    105992 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 1
    106100         2250 5895
    … …  
    1091032 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    110104        3 0 1.00 60.00 120.00
    111          2070 5895 2070 6075
    112 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    113         3 0 1.00 60.00 120.00
    114          1350 6705 2610 6705
    115 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    116         3 0 1.00 60.00 120.00
    117          2070 6525 2070 6705
    118 2 2 2 1 0 7 50 -1 -1 3.000 0 0 -1 0 0 5
    119          3510 5490 1530 5490 1530 7110 3510 7110 3510 5490
     105         2250 6705 2610 6705
    1201062 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    121107        3 0 1.00 60.00 120.00
    … …  
    1271132 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
    128114         5310 6930 4590 6930 4590 6480 5310 6480 5310 6930
    129 4 2 0 50 -1 -1 10 0.0000 4 150 435 2880 4320 predict\001
     1152 2 2 1 0 7 50 -1 -1 3.000 0 0 -1 0 0 5
     116         3510 5490 2430 5490 2430 7110 3510 7110 3510 5490
     1174 2 0 50 -1 -1 10 0.0000 4 135 435 2880 4320 predict\001
    1301184 1 0 50 -1 -1 10 0.0000 4 105 315 4005 6660 fetch\001
    1311194 0 0 50 -1 -1 10 0.0000 4 150 825 5085 6435 decod_branch\001
    1321204 1 0 50 -1 -1 10 0.0000 4 105 360 3600 5805 Event\001
    1331214 1 0 50 -1 -1 10 0.0000 4 105 345 4950 4995 Table\001
    134 4 1 0 50 -1 -1 10 0.0000 4 150 450 4950 4815 Update\001
     1224 1 0 50 -1 -1 10 0.0000 4 135 450 4950 4815 Update\001
    1351234 1 0 50 -1 -1 10 0.0000 4 105 420 4950 4635 Branch\001
    1361244 2 0 50 -1 -1 10 0.0000 4 150 690 4815 6435 decod_sync\001
    137 4 2 0 50 -1 -1 10 0.0000 4 150 405 6705 5715 update\001
     1254 2 0 50 -1 -1 10 0.0000 4 135 405 6705 5715 update\001
    1381264 0 0 50 -1 -1 10 0.0000 4 105 315 3060 6345 alloc\001
    139 4 0 0 50 -1 -1 10 0.0000 4 150 645 1395 5805 Icache_req\001
    140 4 0 0 50 -1 -1 10 0.0000 4 150 645 1395 6885 Icache_rsp\001
    1411274 2 0 50 -1 -1 10 0.0000 4 105 345 6750 7065 decod\001
    1421284 1 0 50 -1 -1 10 0.0000 4 105 345 4950 6750 decod\001
    1431294 1 0 50 -1 -1 10 0.0000 4 105 345 6030 6660 decod\001
    144 4 1 0 50 -1 -1 10 0.0000 4 120 345 6030 6840 queue\001
     1304 1 0 50 -1 -1 10 0.0000 4 105 345 6030 6840 queue\001
     1314 2 0 50 -1 -1 10 0.0000 4 150 645 2340 5805 Icache_req\001
     1324 2 0 50 -1 -1 10 0.0000 4 150 645 2340 6885 Icache_rsp\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/MORPHEO_micro_architecture-overview.fig

    r17 r57  
    1 #FIG 3.2  Produced by xfig version 3.2.5-alpha5
     1#FIG 3.2
    22Landscape
    33Center
    … …  
    11112 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    1212         5490 4140 4770 4140 4770 3690 5490 3690 5490 4140
    13 4 1 0 50 -1 -1 12 0.0000 4 135 495 5130 3960 decod\001
     134 1 0 50 -1 -1 12 0.0000 4 135 450 5130 3960 decod\001
    1414-6
    15156 4770 3240 5490 3690
    16162 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    1717         5490 3690 4770 3690 4770 3240 5490 3240 5490 3690
    18 4 1 0 50 -1 -1 12 0.0000 4 120 615 5130 3420 context\001
    19 4 1 0 50 -1 -1 12 0.0000 4 120 375 5130 3600 state\001
     184 1 0 50 -1 -1 12 0.0000 4 105 570 5130 3420 context\001
     194 1 0 50 -1 -1 12 0.0000 4 105 390 5130 3600 state\001
    2020-6
    21216 5850 3690 6570 4140
    22222 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    2323         6570 4140 5850 4140 5850 3690 6570 3690 6570 4140
    24 4 1 0 50 -1 -1 12 0.0000 4 90 585 6210 3960 rename\001
     244 1 0 50 -1 -1 12 0.0000 4 90 555 6210 3960 rename\001
    2525-6
    26266 8370 3690 9090 4140
    27272 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    2828         9090 4140 8370 4140 8370 3690 9090 3690 9090 4140
    29 4 1 0 50 -1 -1 12 0.0000 4 135 345 8730 3960 read\001
     294 1 0 50 -1 -1 12 0.0000 4 135 330 8730 3960 read\001
    3030-6
    31316 11250 3690 11970 4140
    32322 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    3333         11970 4140 11250 4140 11250 3690 11970 3690 11970 4140
    34 4 1 0 50 -1 -1 12 0.0000 4 135 405 11610 3960 write\001
    35 -6
    36 6 9810 3420 10530 3870
    37 2 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
    38          10530 3870 9810 3870 9810 3420 10530 3420 10530 3870
    39 4 1 0 50 -1 -1 12 0.0000 4 135 660 10170 3690 memory\001
    40 -6
    41 6 9810 3960 10530 4410
    42 2 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    43          10530 4410 9810 4410 9810 3960 10530 3960 10530 4410
    44 4 1 0 50 -1 -1 12 0.0000 4 120 630 10170 4230 execute\001
     344 1 0 50 -1 -1 12 0.0000 4 135 390 11610 3960 write\001
    4535-6
    46366 9810 2475 10530 2925
    47372 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    4838         10530 2925 9810 2925 9810 2475 10530 2475 10530 2925
    49 4 1 0 50 -1 -1 12 0.0000 4 165 330 10170 2835 port\001
    50 4 1 0 50 -1 -1 12 0.0000 4 135 570 10170 2655 dcache\001
     394 1 0 50 -1 -1 12 0.0000 4 150 300 10170 2835 port\001
     404 1 0 50 -1 -1 12 0.0000 4 135 540 10170 2655 dcache\001
    5141-6
    52426 6570 3015 7290 3465
    53432 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
    5444         7290 3465 6570 3465 6570 3015 7290 3015 7290 3465
    55 4 1 0 50 -1 -1 12 0.0000 4 135 615 6930 3285 commit\001
     454 1 0 50 -1 -1 12 0.0000 4 135 555 6930 3285 commit\001
    5646-6
    57476 3825 3060 4635 3510
    58482 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
    5949         4590 3510 3870 3510 3870 3060 4590 3060 4590 3510
    60 4 1 0 50 -1 -1 12 0.0000 4 180 735 4230 3330 predictor\001
     504 1 0 50 -1 -1 12 0.0000 4 180 675 4230 3330 predictor\001
    6151-6
    62526 2970 3690 3690 4140
    63532 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    6454         3690 4140 2970 4140 2970 3690 3690 3690 3690 4140
    65 4 1 0 50 -1 -1 12 0.0000 4 135 405 3330 3960 fetch\001
     554 1 0 50 -1 -1 12 0.0000 4 135 390 3330 3960 fetch\001
    6656-6
    67576 1890 3690 2610 4140
    68582 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
    6959         2610 4140 1890 4140 1890 3690 2610 3690 2610 4140
    70 4 1 0 50 -1 -1 12 0.0000 4 165 330 2250 4050 port\001
    71 4 1 0 50 -1 -1 12 0.0000 4 135 525 2250 3870 icache\001
     604 1 0 50 -1 -1 12 0.0000 4 150 300 2250 4050 port\001
     614 1 0 50 -1 -1 12 0.0000 4 135 495 2250 3870 icache\001
    7262-6
    73636 1800 4590 5265 5355
    … …  
    78682 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
    7969         2160 5310 1800 5310 1800 5130 2160 5130 2160 5310
    80 4 0 0 50 -1 -1 12 0.0000 4 180 600 2340 4770 Groupe\001
    81 4 0 0 50 -1 -1 12 0.0000 4 180 2430 2340 5310 Une occurence dans le groupe\001
    82 4 0 0 50 -1 -1 12 0.0000 4 180 2910 2340 5040 Plusieurs occurences dans le groupe\001
     704 0 0 50 -1 -1 12 0.0000 4 180 555 2340 4770 Groupe\001
     714 0 0 50 -1 -1 12 0.0000 4 180 2280 2340 5310 Une occurence dans le groupe\001
     724 0 0 50 -1 -1 12 0.0000 4 180 2760 2340 5040 Plusieurs occurences dans le groupe\001
    8373-6
    84742 1 0 1 0 7 50 -1 -1 4.000 0 0 -1 1 0 4
    … …  
    1761662 4 0 1 0 7 50 -1 20 3.000 0 0 8 0 0 5
    177167         8010 2880 8010 4320 7650 4320 7650 2880 8010 2880
    178 4 1 0 50 -1 -1 12 0.0000 4 180 600 10170 4905 register\001
     1682 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
     169         10530 4410 9810 4410 9810 3960 10530 3960 10530 4410
     1702 4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
     171         10530 3870 9810 3870 9810 3420 10530 3420 10530 3870
     1724 1 0 50 -1 -1 12 0.0000 4 180 585 10170 4905 register\001
    1791734 1 0 50 -1 -1 12 1.5708 4 135 465 10935 3915 select\001
    1801744 1 0 50 -1 -1 12 1.5708 4 135 465 9495 3915 select\001
    181 4 0 1 50 -1 -1 12 0.0000 4 135 390 1710 2205 Core\001
    182 4 0 1 50 -1 -1 12 0.0000 4 135 810 2790 2790 Front End\001
    183 4 0 1 50 -1 -1 12 0.0000 4 180 1320 8190 3015 Execution Loop\001
    184 4 0 1 50 -1 -1 12 0.0000 4 180 1665 5760 2520 Out Of Order Engine\001
     1754 0 1 50 -1 -1 12 0.0000 4 135 360 1710 2205 Core\001
     1764 0 1 50 -1 -1 12 0.0000 4 135 750 2790 2790 Front End\001
     1774 0 1 50 -1 -1 12 0.0000 4 180 1185 8190 3015 Execution Loop\001
     1784 0 1 50 -1 -1 12 0.0000 4 180 1575 5760 2520 Out Of Order Engine\001
    1851794 1 0 50 -1 -1 12 1.5708 4 135 465 7875 3600 select\001
     1804 1 0 50 -1 -1 12 0.0000 4 105 600 10170 4230 execute\001
     1814 1 0 50 -1 -1 12 0.0000 4 135 600 10170 3690 memory\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/MORPHEO_service.fig

    r23 r57  
    88-2
    991200 2
    10 5 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 4575.000 2100.000 4350 2400 4575 2475 4800 2400
    11 5 1 0 1 0 2 48 -1 40 0.000 0 0 0 0 5025.000 2700.000 4800 2400 5025 2325 5250 2400
     105 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 5850.000 2100.000 5625 2400 5850 2475 6075 2400
     115 1 0 1 0 2 48 -1 40 0.000 0 0 0 0 6300.000 2700.000 6075 2400 6300 2325 6525 2400
     125 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 6825.000 4800.000 6600 4500 6825 4425 7050 4500
     135 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 6225.000 5850.000 6000 5550 6225 5475 6450 5550
     145 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 6375.000 4200.000 6150 4500 6375 4575 6600 4500
     155 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 5775.000 5250.000 5550 5550 5775 5625 6000 5550
    12166 3675 4050 4725 4650
    13175 1 0 1 0 2 50 -1 20 0.000 0 1 0 0 3975.000 4200.000 3750 4500 3975 4575 4200 4500
    … …  
    2226         4350 5550 4350 5100 5250 5100 5250 5550
    2327-6
    24 6 5475 5100 6525 5700
    25 5 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 6225.000 5850.000 6000 5550 6225 5475 6450 5550
    26 5 1 0 1 0 31 50 -1 20 0.000 0 1 0 0 5775.000 5250.000 5550 5550 5775 5625 6000 5550
    27 2 1 0 1 0 31 50 -1 20 0.000 0 0 7 0 0 4
    28          5550 5550 5550 5100 6450 5100 6450 5550
     286 4950 3000 5850 3450
     292 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     30         5850 3450 5850 3000 4950 3000 4950 3450 5850 3450
     314 1 0 50 -1 -1 10 0.0000 4 105 615 5400 3225 Generator\001
    2932-6
    30 6 6075 4050 7125 4650
    31 5 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 6825.000 4800.000 6600 4500 6825 4425 7050 4500
    32 5 1 0 1 0 31 50 -1 20 0.000 0 1 0 0 6375.000 4200.000 6150 4500 6375 4575 6600 4500
    33 2 1 0 1 0 31 50 -1 20 0.000 0 0 7 0 0 4
    34          6150 4500 6150 4050 7050 4050 7050 4500
     336 6600 1950 7650 2550
     345 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 6900.000 2100.000 6675 2400 6900 2475 7125 2400
     355 1 0 1 0 2 48 -1 40 0.000 0 0 0 0 7350.000 2700.000 7125 2400 7350 2325 7575 2400
     362 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4
     37         6675 2400 6675 1950 7575 1950 7575 2400
     384 1 0 50 -1 -1 10 0.0000 4 135 240 7125 2325 .cfg\001
     394 1 0 50 -1 -1 10 0.0000 4 135 885 7125 2100 Configuration\001
    3540-6
    36 6 5550 1950 6450 2550
    37 5 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 5775.000 2100.000 5550 2400 5775 2475 6000 2400
    38 5 1 0 1 0 2 48 -1 40 0.000 0 0 0 0 6225.000 2700.000 6000 2400 6225 2325 6450 2400
    39 2 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4
    40          5550 2400 5550 1950 6450 1950 6450 2400
    41 4 1 0 50 -1 -1 10 0.0000 4 135 240 6000 2325 .cfg\001
    42 4 1 0 50 -1 -1 10 0.0000 4 135 885 6000 2100 Configuration\001
     416 7350 3000 8250 3450
     422 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     43         8250 3450 8250 3000 7350 3000 7350 3450 8250 3450
     444 1 0 50 -1 -1 10 0.0000 4 105 465 7800 3225 Viewer\001
    4345-6
    44462 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2
    … …  
    5759        3 0 1.00 60.00 120.00
    5860         5400 4500 4800 5100
    59 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2
    60         3 0 1.00 60.00 120.00
    61          4800 2400 5100 3000
    62 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2
    63         3 0 1.00 60.00 120.00
    64          6000 2400 5700 3000
    65 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    66          7950 3450 7950 3000 7050 3000 7050 3450 7950 3450
    67 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    68          5850 3450 5850 3000 4950 3000 4950 3450 5850 3450
    69612 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 0 1 2
    7062        3 0 1.00 60.00 120.00
    7163         7500 3450 6600 4050
    72 2 1 0 1 0 29 50 -1 -1 0.000 0 0 -1 1 0 4
    73         3 0 1.00 60.00 120.00
    74          4800 1950 4800 1350 7650 1350 7650 3000
    75 2 1 0 1 0 29 50 -1 -1 0.000 0 0 7 0 1 4
    76         3 0 1.00 60.00 120.00
    77          7200 3000 7200 1650 6075 1650 6075 1950
    78 2 1 0 1 0 29 50 -1 -1 0.000 0 0 7 1 0 4
    79         3 0 1.00 60.00 120.00
    80          7350 3000 7350 1500 5925 1500 5925 1950
    81642 4 0 1 0 4 50 -1 20 0.000 0 0 7 0 0 5
    8265         5850 4050 4950 4050 4950 4500 5850 4500 5850 4050
     662 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 1 1 4
     67        3 0 1.00 60.00 120.00
     68        3 0 1.00 60.00 120.00
     69         5550 3000 5550 2850 7650 2850 7650 3000
     702 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 1 1 4
     71        3 0 1.00 60.00 120.00
     72        3 0 1.00 60.00 120.00
     73         5250 3000 5250 2775 7950 2775 7950 3000
     742 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 0 0 2
     75         6075 2400 6075 2850
     762 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 0 0 2
     77         7125 2400 7125 2775
     782 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 4
     79        3 0 1.00 60.00 120.00
     80         8100 3000 8100 1650 7125 1650 7125 1950
     812 4 2 1 0 6 51 -1 20 3.000 0 0 7 0 0 5
     82         8550 2700 4650 2700 4650 3750 8550 3750 8550 2700
    83832 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4
    84          4350 2400 4350 1950 5250 1950 5250 2400
    85 4 1 0 50 -1 -1 10 0.0000 4 135 570 5400 3225 Morpheo\001
     84         5625 2400 5625 1950 6525 1950 6525 2400
     852 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4
     86         5550 5550 5550 5100 6450 5100 6450 5550
     872 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4
     88         6150 4500 6150 4050 7050 4050 7050 4500
    86894 1 0 50 -1 -1 10 0.0000 4 105 435 4200 4275 VHDL\001
    87904 1 0 50 -1 -1 10 0.0000 4 105 435 4800 5475 VHDL\001
    … …  
    90934 1 0 50 -1 -1 10 0.0000 4 105 585 6600 4200 Positions\001
    91944 1 0 50 -1 -1 10 0.0000 4 105 255 6600 4425 .pos\001
    92 4 1 0 50 -1 -1 10 0.0000 4 105 465 7500 3225 Viewer\001
    93954 1 0 50 -1 -1 10 0.0000 4 135 555 5400 4275 SystemC\001
    94 4 1 0 50 -1 -1 10 0.0000 4 105 255 4800 2325 .gen\001
    95 4 1 0 50 -1 -1 10 0.0000 4 105 615 4800 2100 Generator\001
     964 1 0 50 -1 2 12 0.0000 0 180 735 6600 3300 Morpheo\001
     974 1 0 50 -1 -1 10 0.0000 4 105 255 6075 2325 .gen\001
     984 1 0 50 -1 -1 10 0.0000 4 105 420 6075 2100 Limits\001
Note: See TracChangeset for help on using the changeset viewer.