![(please configure the [header_logo] section in trac.ini)](/trac/sesi-systemc/chrome/site/your_project_logo.png){kind=logo}
| Version 1 (modified by , 15 years ago) (diff) |
|---|
cours 3
Attachments (10)
-
vcilink.tgz (3.4 KB) - added by 15 years ago.
Le premier exemple de liaison VCI entre un initiateur et une cible
-
vcilink2.tgz (5.9 KB) - added by 15 years ago.
Le deuxième exemple, avec un initiateur, un interconnect et une cible
-
vcilink3.tgz (6.0 KB) - added by 15 years ago.
Un troisième exemple, avec un initiateur, un interconnect et deux cibles
-
iss.tgz (4.1 KB) - added by 15 years ago.
Un exemple avec un ISS (Instruction Set Simulator) simplifié
-
UE_SYSC3.tgz (13.7 KB) - added by 15 years ago.
Les quatre exemples vcilink, vcilink2, vcilink3 et iss dans la même archive tgz
-
soclib_vci_simpleram.h (3.6 KB) - added by 15 years ago.
Une RAM avec temps d'accès paramétrable
-
soclib_vci_iss.h (5.3 KB) - added by 15 years ago.
Un composant initiateur simple de type Instruction Set Simulator MIPS
-
system.cpp (2.6 KB) - added by 15 years ago.
La topcell du système MIPS avec simpleram
-
soclib_vci_local_crossbar_simple.h (15.0 KB) - added by 15 years ago.
Un premier interconnect compatible VCI, avec sorties de Mealy
-
COURS_SYSTEMC_SOCLIB1.ppt (530.0 KB) - added by 15 years ago.
Les transparents du cours 3
Download all attachments as: .zip
