Changeset 45


Ignore:
Timestamp:
Aug 8, 2007, 4:50:13 PM (17 years ago)
Author:
rosiere
Message:
  • Documentation : specification d'un cache de donnée non bloquant
  • Modification de l'aborescence
Location:
trunk/IPs/systemC/processor/Morpheo
Files:
17 added
8 deleted
16 edited
71 copied
1 moved

Legend:

Unmodified
Added
Removed

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Documents/document-cache-specification/fr/root.tex

    r44 r45  
    1 \Section{Introduction}
    2 \subSection{Motivations}
    3 Les processeurs haute performance lancent plusieurs instructions, de manière non ordonnée et spéculativement. Un défaut de cache ne doit pas bloquer le processeur. Le cache doit être non blouqant, c'est à dire qu'il doit pouvoir accepter des requêtes venant du processeur pendant le traitement d'un MISS.
     1\input{\dirroot/01_introduction.tex}
     2\input{\dirroot/02_overview_partial.tex}
     3\input{\dirroot/03_problem.tex}
     4\input{\dirroot/04_overview_full.tex}
     5\input{\dirroot/05_optimisation.tex}
    46
    5 \subSection{Démarche du document}
    6 Le document est accès en quatre parties :
    7 \begin{itemize}
    8 \item Section \ref{overview_partial} : dans un premier temps, nous allons présenter une architecture qui satisfait des requêtes courantes (lectures / écritures, succès / échec) sur des adresses non conflictuelles. Cette première architecture est utilisable dans la majorité des cas.
    9 \item Section \ref{problem}          : dans cette section, nous allons analyser des problèmes arrivant lors d'accès à des adresses conflictuelles, et/ou dans un environnement multi contexte. Pour chaque problème, nous proposons des solutions.
    10 \item Section \ref{overview_full}    : cette section est la synthèse des deux précedentes. Nous allons modifier l'architecture de départ afin d'apporter des solutions aux problèmes énumérés dans la section \ref{problem}.
    11 \item Section \ref{description}      : cette dernière section énumère les structures internes, ainsi que les automates de la solution retenue dans la section \ref{overview_full}.
    12 \end{itemize}
    13 
    14 \subSection{Paramètres nécessaires}
    15 \subsubSection{Paramètres interne du cache}
    16 
    17 \begin{center}
    18   \begin{tabular}{|ll|ccc|}
    19     \hline
    20     Paramètres                &             &                       Min &                            Max & Pas \\
    21     \hline
    22     Taille du mot             & SIZE\_WORD  &                   32 bits &                        64 bits &  *2 \\
    23     Nombre de lignes par mot  & NB\_WORD    &                     1 mot &                        64 mots &  *2 \\
    24     Nombre de lignes          & NB\_LINE    &                   1 ligne &                    1024 lignes &  *2 \\
    25     Associativité             & ASSOC       & 1 banc de NB\_LINE lignes & NB\_LINE/16 bancs de 16 lignes &  *2 \\
    26     Taille des files internes & SIZE\_QUEUE &                    1 case &                       64 cases &  *2 \\
    27     \hline
    28   \end{tabular}
    29 \end{center}
    30 
    31 \subsubSection{Paramètres de l'interface cache / processeur}
    32 
    33 \begin{center}
    34   \begin{tabular}{|ll|ccc|}
    35     \hline
    36     Paramètres                              &             &     Min &     Max & Pas \\
    37     \hline
    38     Taille d'une donnée                     & SIZE\_DATA  & 32 bits & 64 bits &  *2 \\
    39     Taille de l'adresse                     & SIZE\_ADDR  & 32 bits & 64 bits &  *2 \\
    40     Taille de l'identifiant du propriétaire & SIZE\_TRDID &  0 bits &  4 bits &  +1 \\
    41     Taille de l'identifiant de transaction  & SIZE\_PKTID &  0 bits &  4 bits &  +1 \\
    42     \hline
    43   \end{tabular}
    44 \end{center}
    45 
    46 \subSection{Spécification}
    47 \begin{itemize}
    48 \item Write through     (Les données sont à la fois écrite dans le bloc du cache et dans le bloc de la mémoire de niveau inférieur).
    49 \item Write no allocate (Les échecs d'écriture n'affectent pas le cache, le bloc n'est modifié que dans le niveau mémoire inférieur).
    50 \item Cache associatif  (Le cache est découpé plusieurs banc et une ligne peut être placé dans n'importe quel banc.)
    51 \item Non bloquant      (Le cache permet d'avoir plusieurs requêtes en cours de résolution)
    52 \item Le modèle de consistance mémoires du processeur est relachés (Nous permettons aux lectures et aux écritures de se lancer et de se terminer de manière non ordonnées.)
    53 \end{itemize}
    54 
    55 \subSection{Hypothèse de travail}
    56 
    57 Nous allons supposer que le cache sera connecté à un processeur superscalaire d'ordre 4. Que le code exécuté contient 20\% de lectures et 10 \% d'écritures. Nous avons donc en moyenne 1 accès mémoire par cycle.
    58 Si nous ciblons un cache ayant au minimum 90\% de réussites, nous obtenons alors les ratios suivants :
    59 \begin{itemize}
    60 \item 60 \% de lectures qui réussissent.
    61 \item 30 \% d'écritures qui réussissent.
    62 \item 6,6\% de lectures qui échouent.
    63 \item 3,3\% d'écritures qui échouent.
    64 \end{itemize}
    65 
    66 \Section{Vue d'ensemble - Modèle simplifié}\label{overview_partial}
    67 
    68 \printgraphonly{CACHE_overview_basic}{.8}
    69 
    70 Dans un premier temps, nous allons montrer un modèle qui satisfait les cas de requêtes courantes : read hit, write hit, read miss et write miss, sur des adresses non conflictuelles.
    71 
    72 
    73 Afin de réaliser un cache non bloquant, nous avons séparé l'interface des requêtes, de l'interface des réponses. Pour cela, 4 automates gèrent les interfaces et la gestion des ressources. La micro-architecture du cache ce décompose comme suit :
    74 \begin{itemize}
    75 \item Quatre automates :
    76   \begin{description}
    77   \item[FSM\_DCACHE\_REQ :] Cet automate gère la consommation des requêtes provenant du cache et, suivant le type d'accès et la réussite de l'accès, l'écriture dans les blocs QUEUE\_REQ et QUEUE\_READ\_HIT
    78   \item[FSM\_DCACHE\_RSP :] L'automate gère la consommation de réponses contenues dans la QUEUE\_RSP et s'occupe d'écrire les lignes chargés dans le cache.
    79   \item[FSM\_VCI\_REQ    :] L'automate s'occupe de consommer une requête contenue dans la QUEUE\_REQ (si la file n'est pas vide) et la lance sur l'interface VCI\_REQ (si l'interface n'est pas occupée).
    80   \item[FSM\_VCI\_RSP    :] L'automate s'occupe de consommer des réponses sur l'interface VCI\_RSP (si l'interface n'est pas occupée) et l'écrit dans  la file QUEUE\_RSP (si la file n'est pas pleine).
    81   \end{description}
    82 \item Trois files d'attentes :
    83   \begin{description}
    84   \item[QUEUE\_READ\_HIT :] Cette file d'attente s'occupe de transmettre le plus tôt possible les requêtes de lectures ayant fait un HIT.
    85   \item[QUEUE\_REQ       :] Cette file est utilisée comme tampon d'écriture et de requête de lecture ayant fait un miss. Elle attend leur envoi à la mémoire.
    86   \item[QUEUE\_RSP       :] La file est utilisée comme tampon pour les réponses provenant de la mémoire.
    87   \end{description}
    88 \item Trois blocs mémoires :
    89   \begin{description}
    90   \item[RAM\_TAG  :] Contient les informations pouvant identifier les adresses contenues dans cette ligne de cache. Ce bloc est composé de ASSOC bancs de tailles identiques.
    91   \item[RAM\_DATA :] Contient les données de la ligne de cache. Ce bloc est composé de ASSOC bancs de tailles identiques.
    92   \item[RAM\_INFO :] Contient les informations relative aux requêtes pendantes.
    93   \end{description}
    94 \end{itemize}
    95 
    96 \subSection{Acheminement des requêtes}
    97 Dans cette section, nous allons voir l'acheminement d'une requête suivant son type.
    98 
    99 \begin{description}
    100 \item[Read - Hit  :] La requête accède en parallèle aux RAM\_TAG et au RAM\_DATA. La donnée lue est écrite dans la RAM\_INFO, alors que le pointeur vers RAM\_INFO est sauvegardé dans le bloc QUEUE\_READ\_HIT. Ensuite la requête attend d'être sélectionnée par l'automate FSM\_DCACHE\_RSP, puis lit les informations à partir de la RAM\_INFO et est acheminée vers le port de réponse.
    101 \item[Read - Miss :] La requête de lecture réalisant un miss, écrit les informations concernant la requête dans la RAM\_INFO. Le pointeur de RAM\_INFO sera écrit dans la QUEUE\_REQ. L'automate FSM\_VCI\_REQ va envoyer la requête sur le réseau VCI. La réponse reviendra par l'intermédiaire de l'automate FSM\_VCI\_RSP qui enregistre la ligne de cache en cours d'arrivée dans un tampon. Dès la réception de la fin de paquet, le tampon est enregistré dans la QUEUE\_RSP. L'identifiant de requête vci sera un index vers RAM\_INFO, c'est pour cela que lorsque l'automate FSM\_DCACHE\_REQ récupère une réponse dans la QUEUE\_RSP, elle peut retrouver les informations de la requêtes dans RAM\_INFO.
    102 \item[Write - Hit  :] La gestion d'un write hit est équivalent à celle d'un read-miss : lors de la requête les informations sont stockées dans la RAM\_INFO (ainsi que la donnée à écrire). Lors de la réponse, (à la différence d'un read-miss, il n'y a pas de retour de ligne) la donnée à écrire va l'être dans le bloc RAM\_DATA.
    103 \item[Write - Miss :] Un échec d'écriture est équivalent à une réussite d'écriture mais sans mise à jour du cache.
    104 \item[Lock et Prefetch :] Ce cache n'implémentant ces fonctionnalités et étant le dernier niveau de cache avant l'accès à l'interconnect, alors ces requêtes sont traitées comme étant des Read Hit (sans lecture du cache)
    105 \item[Invalidate :] Ce cache étant le dernier niveau de cache avant l'accès à l'interconnect, il est transmis à l'interface des réponses au travers de la QUEUE\_READ\_HIT. Lors de la lecture de cette file, on va accéder au cache et mettre le bit valid de la ligne à 0
    106 \item[Flush :] Le cache étant un cache write through, il y a une cohérence entre le contenu du cache et le contenu de la mémoire. L'effet de cette commande est identique à une commande Invalidate.
    107 \end{description}
    108 Une petite remarque concernant le Write-Hit :
    109 
    110  Quel automate doit gérer la mise à jour du cache : FSM\_DCACHE\_REQ ou FSM\_DCACHE\_RSP? Le premier à l'avantage de rendre la modification de la ligne visible rapidement pour les autres requêtes. Or il faudra soit rajouter un nouveau port d'écriture aux bancs RAM\_TAG et RAM\_DATA, soit synchroniser les automates afin de partager le port d'écriture. Le deuxième cas à pour avantage de n'avoir qu'un seul port d'écriture.
    111 
    112 Nous optons pour la deuxième solution. Ce choix est également motiver pour uniformiser les solutions proposées pour les problèmes de consistances mémoires.
    113 
    114 \Section{Quelques problèmes du modèle simplifié}\label{problem}
    115 Dans cette section, nous allons voir quelques problèmes fonctionnelle du modèle de base et nous allons présenter des solutions.
    116 
    117 \subSection{Requêtes multiples d'échec de lectures}
    118 Supposons le cas où le processeur réalise une suite d'accès en lecture sur des adresses consécutives en mémoire. Par exemple le processeur demande l'adresse 0x100, 0x104, 0x108, 0x10C pour une taille de ligne de 4 mots et un nombre de ligne de 8 lignes. Si la première requête de lecture fait un miss, alors les 3 autres requêtes vont également échouer.
    119 
    120 Il y aura dans ce cas deux problèmes. Le premier étant l'émission, par le cache, de 4 demandes de lignes, alors qu'une seule requête est vraiment utile. Ce n'est pas un problème en soit, mais ceci nous amène au deuxième problème : si le cache n'est pas direct-map, dans ce cas les 4 lignes identiques vont être logées à plusieurs endroit dans le cache.
    121 \begin{itemize}
    122 \item {\it Le premier problème est causé par la non sauvegarde par le cache de l'historique des requêtes. }
    123 \item {\it Le deuxième problème est causé par le non accès à la RAM\_TAG, au moment des réponses. }
    124 \end{itemize}
    125 
    126 Il y a trois solutions pour remédier à ces problèmes :
    127 \begin{enumerate}
    128 \item Ajouter un port de lecture au TAG. Quand les réponses arrivent, il faut tester si la requête de lecture fait toujours un miss. Si ce n'est plus le cas, alors aucune mise à jour de cache sera effectué.
    129   \begin{description}
    130   \item[+ :] coût minimum si on implémente le banc de registre TAG par un banc de registres multi-bancs (mais synchronisation entre les automates FSM\_DCACHE\_REQ et FSM\_DCACHE\_RSP).
    131   \item[- :] accès lecture de mémoire inutile, coût des miss plus long
    132   \end{description}
    133 \item Empêcher ce cas d'arriver en faisant l'allocation de la ligne lors de la requête. Pour cela, nous allons ajouter un bit dans le TAG : "valid\_data", ce bit est mis à 0 lors d'une requête et positionné à 1 lors de la réponse. On accepte une requête si (valid\_data = 1).
    134   \begin{description}
    135   \item[+ :] pas de duplication des requêtes inutile.
    136   \item[- :] coûte 1 bit par ligne de cache, suppression d'une ligne de cache alors qu'elle pouvait encore être utile. Si la requête n'est pas accepté, le processeur peut croire que le cache est bloqué et dans ce cas, maintient la requête.
    137   \end{description}
    138 \item Empêcher ce cas d'arriver en verrouillant les index. Pour chaque index, on rajoute un bit de lock. Ce bit est positionné à 0 lors d'une requête qui fait MISS et remit à 1 lors de la réponse. On accepte une requête qui fait miss si lock[index] = 0
    139   \begin{description}
    140   \item[+ :] pas de duplication des requêtes, par rapport à la solution précédente, on a pas supprimé une ligne encore utile.
    141   \item[- :] coûte 1 bit par index. Avec l'augmentation de l'associativité, on va diminué le coût mais augmenter le nombre de ligne verrouiller.
    142   \end{description}
    143 \end{enumerate}
    144 
    145 Pour les deux dernières solutions, nous pouvons faire deux remarques :
    146 \begin{itemize}
    147 \item Au lieu de refuser les requêtes qui ne satisfont pas les conditions, nous pouvons les accepter et les indiquer comme "uncached". Ceci aura pour effet de ne pas mettre à jour le cache, d'accepter les requêtes et donc d'avoir les réponses rapidement (car lors d'un accès non caché, nous n'avons pas besoin de chercher une ligne entière).
    148 \item DCACHE.REQ\_ACK ne dépend plus que de l'état des FIFOs (donc disponible au début d'un cycle) mais également des requêtes entrantes (qui sont disponible en fin de cycle). Pour couper cette chaîne critique, nous pouvons pipeliner les accès au port de requêtes. Pour plus d'information, voir la section \ref{pipeline}
    149 \end{itemize}
    150 
    151 La différence principales entre les deux dernières solutions porte sur le nombre de ligne verrouiller. Donc sur le coût du vérrouillage mais engendre des pertes de performances lors d'un cache fortement associatif. De plus, la solution de verrouiller l'index n'oblige pas de faire l'allocation de la ligne de cache lors de la requête. Car la totalité de l'index est verrouillé, alors il ne peut avoir aucune miss.
    152 
    153 \subSection{Évincement précoce de ligne }
    154 
    155 Dans le cas d'un write HIT, lors de la requête, on détermine le numéro de ligne, et le numéro de banc où la donnée doit être écrite. L'écriture effective se fait lors de la réponse. La ligne cible peut pendant ce temps être évincer par une autre réponse (un Read MISS par exemple).
    156 Les solutions apportés par ce problème sont presque les mêmes que pour le problème précèdent :
    157 \begin{enumerate}
    158 \item Ajouter un port d'écriture. Dans ce cas, l'écriture effective se fait lors de la requête.
    159 \item Verrouillage des lignes : ceci va empêcher l'évincement de la ligne concerné par l'écriture.
    160 \item Verrouillage des index : ceci va empêcher les évincements des lignes de cache.
    161 \end{enumerate}
    162 
    163 \subSection{Gestion de la Cohérence et Consistance mémoire}
    164 
    165 Le système mémoire doit assurer la cohérence mémoire (détermine quelle valeur est renvoyé par une lecture) et la consistance mémoire (détermine quand une valeur écrite sera récupérée par une lecture).
    166 
    167 Les problèmes de cohérence mémoire ne survienne que dans le cas d'un environnement multiprocesseur ou avec des périphériques d'entrée/sortie. Nous n'aborderons pas ici les solutions matériels pour résoudre ce problème. Le problème pouvant être résolue de manière logicielle en effectuant la séquence suivante présenté dans le graphe \ref{CACHE_coherence_memoire}
    168 
    169 \printgraphonly{CACHE_coherence_memoire}{.8}
    170  
    171 Nous allons principalement nous intéresser aux problèmes de consistance mémoire.
    172 Le problème est le suivant : le cache lance deux requêtes, une lecture et une écriture. Ces requêtes ciblent le même bloc mémoire. L'interconnect qui relie le cache au bloc mémoire ne garantie pas l'ordre des requêtes. (La norme VCI n'impose pas d'interconnect qui délivre les messages dans l'ordre). La lecture et l'écriture entre en compétition pour l'accès à la zone mémoire, et peuvent accéder à la zone mémoire dans un ordre différent que dans l'ordre d'émission
    173 
    174 Ce problème est amplifié par le fait qu'une demande de lecture va lire une ligne de cache entière, donc il y a également des dépendances si les deux adresses  sont dans la même ligne de cache et que l'un des deux accès est une lecture.
    175 
    176 Il y a 4 types de dépendances :
    177 \begin{description}
    178 \item[RaR (Read after Read)   :] Il s'agit de deux lectures successives vers la même ligne de cache.
    179 \item[WaW (Write after Write) :] Il s'agit de deux écritures successives vers la même adresse.
    180 \item[WaR (Write after Read)  :] Il s'agit d'une lecture suivit d'une écriture vers la même ligne de cache.
    181 \item[RaW (Read after Write)  :] Il s'agit d'une écriture suivit d'une lecture vers la même ligne de cache.
    182 \end{description}
    183 
    184 En reprenant les 4 types de dépendances, nous allons voir comment ces dépendances sont gérées :
    185 \begin{itemize}
    186 \item Dans le cadre d'une dépendance RaR, le seul problème provoqué est le lancement de requête multiple de lecture faisant des miss. (voir la section concerné).
    187 \item Du point de vue du processeur, dans le cadre d'exception précise, une écriture n'a le droit de modifier le contexte visible du programmeur que si les instructions avant l'écriture sont terminée. Dans ce cas, les dépendances WaR sont gérées par le processeur.
    188 \item Les dépendances WaW peuvent être implicitement géré par le processeur si les writes sont bloquants (donc attendent une réponse du cache). Les performances sont alors fortement dégradées car un write aura le même coût qu'un read faisant un MISS dans tous les niveaux de la hiérarchie mémoire. Nous pouvons tout de même noter qu'un write bloquant permet d'avoir une exception précise.
    189 \item Les dépendances RaW sont moins triviale : le cpu peut vérifier les cas de RaW sur la même adresse et bypasser l'accès au cache. Or comme les lectures lisent une ligne de cache entière, deux adresses peuvent être différentes mais cibler la même ligne de cache.
    190 \end{itemize}
    191 
    192 Pour gérer ces différents problèmes, il y a deux solutions :
    193 \begin{enumerate}
    194 \item Gestion par le CPU : les écritures demandent des acquittement une fois que la mémoire à été mise à jour. Dans ce cas à tous moment le processeur peut savoir si une écriture est en cours d'éxècution. Les lectures peuvent être lancées s'il n'y a pas de dépendances au niveau ligne avec des écritures. De même entre deux lectures et écritures. Malheureusement cette méthode à la mauvaise propriété de saturer l'unité de mémoire avec des écritures lancées mais attendant leur écriture en mémoire. Ce problème de latence peut être diminué si l'acquittement des écritures se fait jusqu'au premier niveau de cache qui intègre des mécanismes de consistance mémoire.
    195 \item Gestion par le Cache : les problèmes d'évincement précoce de ligne de cache sont du à des lectures qui évincent une ligne qui aurait du contenir le résultat d'une écriture. C'est donc une dépendance RaW car les deux adresses ont les même index. Donc nous pouvons réutiliser la solution pour les problèmes de consistance mémoire. La solution proposée içi reprend celle proposée pour les deux problèmes analysés aux sections précédentes :
    196 \end{enumerate}
    197 
    198 \begin{tabular}{l|ll}
    199 Cas         & Action lors d'une requête du processeur & Action lors d'une réponse du bus \\
    200 \hline
    201 Read Hit    & Lecture de la donnée                    & Aucune réponse attendue          \\
    202             & Pas de requête envoyée au bus           & \\
    203 Read Miss   & Allocation d'une ligne de cache         & Écriture de la ligne et déverrouillage \\
    204             & Verrouillage                            & \\
    205 Write Hit   & Verrouillage de la ligne de cache       & Écriture de la ligne et déverrouillage \\
    206 Write Miss  & Allocation d'une ligne de cache         & Invalidation de la ligne (write no-allocate)\\
    207             & Verrouillage                            & \\
    208 \end{tabular}
    209 
    210 Dans la deuxième solution, aucune requête provenant du processeur n'est accepté si elle concerne une ligne de cache verrouillée.
    211 
    212 \subSection{Multi-Contexte }
    213 Ce cache non bloquant doit pouvoir être utilisé dans un environnement multi-contexte (exécution en parallèle de plusieurs threads). L'implication du multi-contexte ne va pas modifier le comportement du cache (Car ce cache est physiquement indéxé et tagué).
    214 
    215 Le cache est optimisé pour utiliser les propriétés de localité spatiale et temporelle d'un programme. Avec le multi-contexte, le cache va être soumit à plusieurs flot qui ne sont pas dépendant entre eux. Ceci va entraîner des évincements de lignes en faveur d'un contexte, alors que la ligne victime pouvait être utilisée par un autre contexte. De plus, ceci va augmenter le phénomène décrit dans la section "Évincement précoce de ligne" : des écritures non encore finalisées vont voir leur lignes cibles évincées.
    216 
    217 \Section{Vue d'ensemble - Modèle complet}\label{overview_full}
    218 Cette section à pour but de montrer les modifications par rapport au modèle de base.
    219 
    220 \printgraphonly{CACHE_overview}{.8}
    221 
    222 \subSection{Solution retenue}
    223 
    224 Nous allons maintenant modifier le modèle de base en vue d'intégrer la solution retenue. La solution consiste en l'implémentation des deux principaux mécanismes vut précédemment : l'allocation précoce de victime et le verrouillage de lignes. Ces solutions ont l'avantage de garder les structures déjà présente dual-port, et de régler simplement les problèmes de consistance mémoire.
    225 
    226 Pour cela, nous ajoutons un banc de registre, RAM\_LOCK, qui contiendra 3 bits par ligne :
    227 \begin{itemize}
    228 \item Valid : qui est le bit valid anciennement contenu dans la RAM\_TAG.
    229 \item Lock\_by\_read : indique si une lecture est actuellement pendante.
    230 \item Lock\_by\_write : indique si une écriture est actuellement pendante.
    231 \end{itemize}
    232 
    233 Détaillons les différentes actions :
    234 
    235 \printgraphonly{CACHE_protocole}{.6}
    236  
    237 Le choix de la victime est réalisé lors de l'émission de la requête. Un read hit vérifie si une requête de lecture est en cours sur cette même ligne de cache. Si c'est le cas, alors la requête sera non cachée (donc ne mettra pas à jour le cache).
    238 Dans le cas d'un write hit ou d'un read miss, la ligne de cache correspondant va être verrouillée. Il est à noter que dans le cas d'un write qui fait miss, le cache va allouer une ligne pour ce write. Comme le cache est write no allocate, la ligne va être invalidée lors de la réponse.
    239 
    240 Reprenons les différents dépendances entre requêtes mémoires :
    241 
    242 \begin{tabular}{l|ll}
    243 Dépendance & Dépendance de ligne et adresse identique & Dépendance de ligne et adresse différente\\
    244 \hline
    245 RaR        & Bypass dans le processeur                & Rend la deuxième lecture non cachée \\
    246 WaW        & Géré par le processeur (mono contexte)   & Pas de problème \\
    247 WaR        & Géré par le processeur (mono contexte)   & La lecture verrouille la ligne.\\
    248            &                                          & L'écriture devra attendre la fin de la lecture\\
    249 RaW        & Bypass dans le processeur                & L'écriture verrouille la ligne.\\
    250            &                                          &  La lecture devra attendre la fin de l'écriture\\
    251 \end{tabular}
    252 
    253 \Section{Description détaillée}\label{description}
    254 
    255 \subSection{Structure interne}
    256 
    257 Pour chaque composant interne, les interfaces suivent le protocole fifo (le producteur possède une sortie VAL qui indique s'il a une requête valide et le consommateur possède une sortie ACK qui indique s'il peut accepter une transaction. Il y a une transaction si VAL et ACK sont tous les deux à 1 à la fin d'un cycle). L'avantage est qu'il est très facile de faire du contrôle de flux.
    258 
    259 Nous allons maintenant détailler les ressources internes du cache non bloquant :
    260 \begin{itemize}
    261 \item Trois files d'attentes :
    262   \begin{description}
    263   \item[QUEUE\_READ\_HIT :] Cette file d'attente s'occupe de transmettre le plus tôt possible les requêtes de lecture ayant fait un HIT.
    264     \begin{description}
    265     %\item {\it Valid : } Indique si l'entrée correspondante contient une donnée valide
    266     \item {\it Index : } Index vers une entrée de RAM\_INFO
    267     \end{description}
    268     \printgraphonly{CACHE_bloc_QUEUE_READ_HIT}{.8}
    269   \item[QUEUE\_REQ :] Cette file est utilisée comme tampon d'écriture et de requête de lecture ayant fait un miss. Elle attende leur envoie à la mémoire.
    270     \begin{description}
    271     %\item {\it Valid : } Indique si l'entrée correspondante contient une donnée valide
    272     \item {\it Index : } Index vers une entrée de RAM\_INFO
    273     \end{description}
    274     \printgraphonly{CACHE_bloc_QUEUE_REQ}{.8}
    275   \item[QUEUE\_RSP :] La file est utilisée comme tampon pour les réponses provenant de la mémoire.
    276     \begin{description}
    277     %\item {\it Valid :} Indique si l'entrée correspondante contient une donnée valide
    278     \item {\it Index :} Index vers une entrée de RAM\_INFO
    279     \item {\it Line :} Contient la donnée retournée par l'interface de réponse
    280     \item {\it Error :} Indique si l'accès effectué à généré une erreur ou pas.
    281     \end{description}
    282     \printgraphonly{CACHE_bloc_QUEUE_RSP}{.8}
    283   \end{description}
    284 \item Trois blocs mémoires :
    285   \begin{description}
    286   \item[RAM\_TAG :] Contient les informations pouvant identifier les adresses contenus dans cette ligne de cache
    287     \begin{description}
    288     \item {\it Tag :} Numéro du tag correspondant à la ligne
    289     \end{description}
    290     \printgraphonly{CACHE_bloc_RAM_TAG}{.8}
    291   \item[RAM\_DATA :] Contient les données de la ligne de cache
    292     \begin{description}
    293     \item {\it Line :} Contient la ligne de cache proprement dite
    294     \end{description}
    295     \printgraphonly{CACHE_bloc_RAM_DATA}{.8}
    296   \item[RAM\_LOCK :] Contient les bits de gestions de dépendances
    297     \begin{description}
    298     \item {\it Valid :} Indique si la ligne correspondant contient une donnée valide
    299     \item {\it Lock\_by\_read :} Si le bit est positionné, alors il existe une lecture pendante
    300     \item {\it Lock\_by\_write :} Si le bit est positionné, alors il existe une écriture pendante
    301     \end{description}
    302     \printgraphonly{CACHE_bloc_RAM_LOCK}{.8}
    303   \item[RAM\_INFO :] Contient les informations relative au requête pendante. Pour plus de détails voir la section \ref{RAM_INFO}
    304     \begin{description}
    305     \item {\it Valid :} Indique si l'entrée correspondante contient une donnée valide
    306     \item {\it Trdid, Pktid :} Identifiant de la requête
    307     \item {\it Address :} Adresse de la requête. Pour une identification rapide de la ligne concernée.
    308     \item {\it Type :} Type de la requête
    309     \item {\it Uncached :} Indique si la réponse doit modifier le cache
    310     \item {\it Data :} Donnée (en cas d'écriture : DCACHE.REQ\_WDATA, en cas de lecture avec succès : contenu d'un mot de la ligne de cache)
    311     \end{description}
    312     \printgraphonly{CACHE_bloc_RAM_INFO}{.8}
    313   \end{description}
    314 \item  Quatre automates :
    315   \begin{description}
    316   \item[FSM\_DCACHE\_REQ :] Cet automate gère la consommation des requêtes provenant du cache et, suivant le type d'accès et la réussite de l'accès, l'écriture dans les QUEUE\_REQ et QUEUE\_READ\_HIT
    317     \printgraphonly{CACHE_automate-fsm_dcache_req}{1}
    318 
    319   \item[FSM\_DCACHE\_RSP :] L'automate gère la consommation de donnée de la QUEUE\_RSP et s'occupe d'écrire dans le cache les lignes chargées.
    320     \printgraphonly{CACHE_automate-fsm_dcache_rsp}{.8}
    321   \item[FSM\_VCI\_REQ :] L'automate s'occupe de consommer une donnée de QUEUE\_REQ (si la file n'est pas vide) et la lance sur l'interface VCI\_REQ (si l'interface n'est pas occupée).
    322     \printgraphonly{CACHE_automate-fsm_vci_req}{.8}
    323   \item[FSM\_VCI\_RSP :] L'automate s'occupe de consommer sur l'interface VCI\_RSP (si l'interface n'est pas occupée) et l'écrit dans  la file QUEUE\_RSP (si la file n'est pas pleine).
    324     \printgraphonly{CACHE_automate-fsm_vci_rsp}{.8}
    325   \end{description}
    326 \end{itemize}
    327 
    328 \subSection{RAM\_INFO en détail}\label{RAM_INFO}
    329 La RAM\_INFO contient les informations relative aux requêtes pendantes. Elle possède trois ports : 2 ports de lecture et 1 port d'écriture.
    330 Le numéro de registre dans lequel est écrit les informations est enregistré dans les files QUEUE\_REQ, QUEUE\_RSP et QUEUE\_READ\_HIT. Ceci permet de ne pas dupliquer les informations.
    331 
    332 Pour cela, lors d'une transaction acceptée sur l'interface DCACHE\_REQ, il faut allouer un registre de la RAM\_INFO. La dés-allocation de ce registre aura lieu pendant une transaction acceptée sur l'interface DCACHE\_RSP.
    333 Le numéro de registre sert également comme identifiant de requête lors d'une transaction VCI. (Le cycle de vie de cette identifiant garantie son unicité sur le réseau VCI)
    334 
    335 Nous pouvons noter alors que nous pouvons accepter une requête sur le l'interface DCACHE\_REQ si la file de destination n'est pas vide ET s'il y a encore une place de libre dans RAM\_INFO.
    336 
    337 %@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@
    338 Dans un premier temps, la taille de RAM\_INFO sera le nombre maximal de requêtes pendantes que le processeur peut admettre soit : \{nombre de contexte\} * \{taille de la load store queue\} (dans ce premier cas, RAM\_INFO n'a pas besoin de contenir le pktid et le trdid de la requête). De plus le nombre de port de lecture sera de 2.
    339 
    340 Les optimisations possibles sont :
    341 \begin{itemize}
    342 \item Diminution du nombre de registres : en pratique, la taille de RAM\_INFO devra être comprit entre max(\{taille de la QUEUE\_REQ\}, \{taille de la QUEUE\_READ\_HIT\}) et \{taille de la QUEUE\_REQ\} * \{taille de la QUEUE\_READ\_HIT\}.
    343 \item Un seul port de lecture : implémentation multi-banc de RAM\_INFO. Pour la gestion de conflit, il faut utiliser la même priorité que pour le choix entre la QUEUE\_READ\_HIT et la QUEUE\_RSP.
    344 \end{itemize}
    345 
    346 \printgraphonly{CACHE_implementation_RAM_INFO}{1}
    347 
    348 \subSection{Pipeliner l'accès au cache}\label{pipeline}
    349 Nous avons vut que DCACHE.REQ\_ACK ne dépend pas que de l'état des FIFOs (donc disponible au début d'un cycle) mais également des requêtes entrantes (qui sont disponible en fin de cycle). Pour couper cette chaîne critique, nous pouvons pipeliner l'accès au port de requêtes ainsi que celui des réponses.
    350 
    351 \subsubSection{DCACHE\_RSP}
    352 
    353 Sur cette interface, les réponses sont maintenues par le cache jusqu'à ce que le processeur accepte la réponse. Pour cela, nous pouvons implémenter une simple barrière de pipeline.
    354 
    355 \subsubSection{DCACHE\_REQ}
    356 
    357 Sur cette interface, les requêtes ne sont pas maintenues par le processeur quand le cache n'accepte pas une requête. Cette spécification permet au processeur de choisir une autre requête si elle n'a pas été acceptée. (Nous rappelons qu'une requête n'est pas acceptée si la file de destination est pleine ou si une requête précedente a verrouillée la ligne.)
    358 
    359 Dans ce cas ajouter une barrière de pipeline va consommer la requête mais le cache va être dans l'imposibilité de l'accepter et va empêcher d'en choisir une autre.
    360 
    361 \subSection{Choix de la victime}
    362 Pour la sélection des lignes à evincer, nous allons implémenter un algorithme pseudo aléatoire.
    363 L'avantage de cet algorithme est de ne pas avoir besoin de sauvegarder un historique des accès.
    364 
    365 \subSection{RAM mono-port}\label{mono-port}
    366 
    367 La mémoire la plus dense est de la mémoire mono-port (soit une lecture, soit une écriture par cycle).
    368 
    369 Comme chaque interface des blocs de RAM ont une interface fifo, elle intègre donc un contrôle de flux. Ceci les rends indépendant du nombre de port intégrer dans chaque bloc mémoire. (Par exemple, un le bloc RAM\_DATA est implémenté avec de la mémoire dual-port, alors les sorties READ\_ACK et WRITE\_ACK seront toujours égals à 1).
    370 
    371 Néanmoins, nous devons prendre soin à ce que chaque étage du cache ne commande pas deux interfaces d'un même bloc RAM. Or dans la solution retenue, nous avons les blocs RAM\_TAG et RAM\_LOCK qui ont besoin de deux interfaces durant la partie DCACHE\_REQ. Pour cela nous devons réaliser une barrière de pipeline.
    372 
    373 Le premier étages va réaliser les lectures, alors que le second va mettre à jour ces bancs. Il est à noter qu'il va devoir avoir un bypass car comme la RAM\_LOCK ainsi que le bloc RAM\_TAG n'a pas encore été mis à jour, cette requête peut être suivit par une autre requête qui entre en conflit.
    374 
    375 Le graphe \ref{CACHE_overview_mono-port} montre les modifications à apporter au cache pour n'avoir qu'un port par étage.
    376 
    377 \printgraphonly{CACHE_overview_mono-port}{.8}
    378 
    379 \subSection{Structure du pipeline}
    380 
    381 Suivant le type d'une requête, le temps de réponse minimal n'est pas le même (On pose N le nombre de cycle aller retour jusqu'a la mémoire et M le temps pour avoir une ligne de cache complète) :
    382 \begin{itemize}
    383 \item Read - Hit : 2 cycles.
    384 \item Read - Miss : 4 + N + M cycles.
    385 \item Write : 5 + N cycles.
    386 \item Lock et Prefetch : 2 cycles.
    387 \item Invalidate et Flush : 2 cycles.
    388 \end{itemize}
    389 
    390 \printgraphonly{CACHE_pipeline}{.8}
    391 
    392 %\subSection{Signaux de contrôles}
    393 %Dans cette section, nous allons voir les fonctions combinatoires permettant de gérer les différents signaux de contrôles

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Include/doc-file_source.sed

    r2 r45  
    1616%------------------------------------------------------------------------------
    1717
    18 \pagestyle{empty}
     18\pagestyle{plain}
    1919
    2020\begin{document}
    … …  
    2222% Créez une page de titre
    2323\maketitle
    24 \thispagestyle{empty}
    2524
    2625%Table des matières et des figures

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Include/doc-style.sty

    r2 r45  
    8080               \centering
    8181               \includegraphics[scale=#2]{\dirschema/#1.eps}
     82               \caption{}
    8283               \label{#1}
    8384             \end{figure}

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Makefile

    r44 r45  
    1919# Directory
    2020#--------------------------------------------------------------------------------
    21 VERSION                 = "1.2" # 2007/02/21
     21VERSION                 = "1.3" # 2007/07/18
    2222
    2323DIR_DOCUMENTATION       = ..
    … …  
    2626DIR_DOCUMENTS           = Documents
    2727DIR_LANGUAGE            = Language
    28 DIR_TYPE                = Type
     28DIR_TYPE                = Info
    2929DIR_GRAPH               = Graph
    3030DIR_SCHEMA              = Schema
    … …  
    6363all                     : help
    6464
    65 doc                     : $(DIR_TEX)  $(PNG_FILES)
     65doc                     : $(PNG_FILES) $(DIR_TEX)
    6666                        @                                                                                       \
    6767                        for file in $(ALL_FILES); do                                                            \
    … …  
    7979                                        fi;                                                                     \
    8080                                done;                                                                           \
    81                         done;                                                                           
    82                         @$(MAKE) doc_all
     81                        done;                                                                                   \
     82                        $(MAKE) doc_all;
    8383
    8484doc_all                 : $(PDF_FILES)
    … …  
    8989#--------------------------------------------------------------------------------
    9090%.pdf                   : %.ps
    91                         @$(ECHO) "Génération du fichier $*.pdf"
    92                         @$(PS2PDF) $< $@
    93                         @$(CP) $@ $(DIR_DOCUMENTATION)
     91                        @\
     92                        $(ECHO) "Génération du fichier $*.pdf";                                                 \
     93                        $(PS2PDF) $< $@;                                                                        \
     94                        $(CP) $@ $(DIR_DOCUMENTATION);
    9495
    9596%.ps                    : %.dvi
    96                         @$(ECHO) "Génération du fichier $*.ps"
    97                         @$(DVIPS) -o $@ $<
     97                        @\
     98                        $(ECHO) "Génération du fichier $*.ps";                                                  \
     99                        $(DVIPS) -o $@ $<;
    98100
    99101%.dvi                   : $(DIR_TEX)/%.tex
    100                         @$(ECHO) "Génération du fichier $*.dvi"
    101                         @#touch $(patsubst %.tex,%.ind,$<)
    102                         @$(LATEX_WITH_ENV) $<
    103                         @$(LATEX_WITH_ENV) $< > /dev/null
    104                         @#$(MAKEINDEX) $(patsubst %.tex,%.idx,$<)
    105                         @citation=`$(GREP) "citation" $*.aux`; \
    106                          if $(TEST) -n "$$citation" ; then  \
    107                           $(BIBTEX) $* ; \
    108                         fi
    109                         @$(LATEX_WITH_ENV) $< > /dev/null
    110                         @$(LATEX_WITH_ENV) $< > /dev/null
     102                        @\
     103                        $(ECHO) "Génération du fichier $*.dvi";                                                 \
     104                        $(LATEX_WITH_ENV) $<;                                                                   \
     105                        $(LATEX_WITH_ENV) $< > /dev/null;                                                       \
     106                        citation=`$(GREP) "citation" $*.aux`;                                                   \
     107                         if $(TEST) -n "$$citation" ; then                                                      \
     108                          $(BIBTEX) $* ;                                                                        \
     109                        fi;                                                                                     \
     110                        $(LATEX_WITH_ENV) $< > /dev/null;                                                       \
     111                        $(LATEX_WITH_ENV) $< > /dev/null;
    111112
    112113#--------------------------------------------------------------------------------
    … …  
    363364#--------------------------------------------------------------------------------
    364365$(DIR_SCHEMA_EPS)       :
    365                         @$(ECHO) "Make directory       : $@"
    366                         @$(MKDIR) $@
     366                        @\
     367                        $(ECHO) "Make directory       : $@";                                                    \
     368                        $(MKDIR) $@;
    367369
    368370$(DIR_SCHEMA_PNG)       :
    369                         @$(ECHO) "Make directory       : $@"
    370                         @$(MKDIR) $@
     371                        @\
     372                        $(ECHO) "Make directory       : $@";                                                    \
     373                        $(MKDIR) $@;
    371374
    372375$(DIR_TEX)              :
    373                         @$(ECHO) "Make directory       : $@"
    374                         @$(MKDIR) $@
     376                        @\
     377                        $(ECHO) "Make directory       : $@";                                                    \
     378                        $(MKDIR) $@;
    375379
    376380$(DIR_SCHEMA_PNG)/%.png : $(DIR_SCHEMA_EPS)/%.eps $(DIR_SCHEMA_PNG)
    377                         @$(ECHO) "Generate   files     : $*.png"
    378 #                       @$(EPS2PNG) $< $@
    379 
    380 $(DIR_SCHEMA_EPS)/%.eps : $(DIR_SCHEMA)/%.eps $(DIR_SCHEMA_EPS) $(DIR_SCHEMA_PNG)
    381                         @$(ECHO) "Generate   files     : $*.eps"
    382                         @$(CP) $(DIR_SCHEMA)/$*.eps $(DIR_SCHEMA_EPS)
    383 
    384 $(DIR_SCHEMA_EPS)/%.eps : $(DIR_SCHEMA)/%.fig $(DIR_SCHEMA_EPS) $(DIR_SCHEMA_PNG)
    385                         @$(ECHO) "Generate   files     : $*.eps"
    386                         @$(FIG2EPS) $< $@
    387 
    388 $(DIR_SCHEMA_EPS)/%.eps : $(DIR_GRAPH)/%.p    $(DIR_SCHEMA_EPS) $(DIR_SCHEMA_PNG)
    389                         @$(ECHO) "Generate   files     : $*.eps"
    390                         @$(CD) $(DIR_GRAPH); $(GNUPLOT) $*.p
     381                        @\
     382                        $(ECHO) "Generate   files     : $*.png";                                                \
     383                        $(EPS2PNG) $< $@;
     384
     385$(DIR_SCHEMA_EPS)/%.eps : $(DIR_SCHEMA)/%.eps $(DIR_SCHEMA_EPS)
     386                        @\
     387                        $(ECHO) "Generate   files     : $*.eps";                                                \
     388                        $(CP) $(DIR_SCHEMA)/$*.eps $(DIR_SCHEMA_EPS);
     389
     390$(DIR_SCHEMA_EPS)/%.eps : $(DIR_SCHEMA)/%.fig $(DIR_SCHEMA_EPS)
     391                        @\
     392                        $(ECHO) "Generate   files     : $*.eps";                                                \
     393                        $(FIG2EPS) $< $@;
     394
     395$(DIR_SCHEMA_EPS)/%.eps : $(DIR_GRAPH)/%.p    $(DIR_SCHEMA_EPS)
     396                        @\
     397                        $(ECHO) "Generate   files     : $*.eps";                                                \
     398                        $(CD) $(DIR_GRAPH); $(GNUPLOT) $*.p;
    391399
    392400#--------------------------------------------------------------------------------
    … …  
    395403
    396404clean                   :
    397                         @$(ECHO) "Delete     temporary files              "$(PWD)
    398                         @$(RM) $(DIR_SCHEMA_EPS) $(DIR_SCHEMA_PNG)  $(DIR_TEX) $(DIR_PACKAGE)/*.aux
    399                         @$(RM) $(DVI_FILES) $(PS_FILES) $(PDF_FILES)
    400                         @$(MAKE) clean_rec DIR_CLEAN=. 
     405                        @\
     406                        $(ECHO) "Delete     temporary files              "$(PWD);                               \
     407                        $(RM) $(DIR_SCHEMA_EPS) $(DIR_SCHEMA_PNG)  $(DIR_TEX) $(DIR_PACKAGE)/*.aux;             \
     408                        $(RM) $(DVI_FILES) $(PS_FILES) $(PDF_FILES);                                            \
     409                        $(MAKE) clean_rec DIR_CLEAN=.  ;
    401410
    402411#Clean recursive
    403412clean_rec               :
    404                         @$(ECHO) "Delete     temporary files in directory $(DIR_CLEAN)"
    405                         @$(RM)  $(DIR_CLEAN)/*~                 \
     413                        @\
     414                        $(ECHO) "Delete     temporary files in directory $(DIR_CLEAN)";                         \
     415                        $(RM)   $(DIR_CLEAN)/*~                 \
    406416                                $(DIR_CLEAN)/*.bak              \
    407417                                $(DIR_CLEAN)/*.aux              \
    … …  
    418428                                $(DIR_CLEAN)/*.nav              \
    419429                                $(DIR_CLEAN)/*.snm              \
    420                                 $(DIR_CLEAN)/missfont.log
    421                         @# The .bbl file is to be removed if "bibtex" is used.
    422                         @for files in `$(LS) $(DIR_CLEAN)`; do                                                  \
     430                                $(DIR_CLEAN)/missfont.log;      \
     431                        for files in `$(LS) $(DIR_CLEAN)`; do                                                   \
    423432                                if $(TEST) -d $(DIR_CLEAN)/$$files;                                             \
    424433                                then                                                                            \
    … …  
    428437
    429438clean_all               : clean
    430                         @$(ECHO) "Delete     temporary files (all)"
    431                         @$(RM) $(DIR_DOCUMENTATION)/*.pdf
     439                        @\
     440                        $(ECHO) "Delete     temporary files (all)";                                             \
     441                        $(RM) $(DIR_DOCUMENTATION)/*.pdf;
    432442
    433443#--------------------------------------------------------------------------------
    … …  
    436446
    437447help                    :
    438                         @$(ECHO) "Environnement to generate documents and presentations"
    439                         @$(ECHO) "Version         : $(VERSION)"
    440                         @$(ECHO) ""
    441                         @$(ECHO) "List of rules   :"
    442                         @$(ECHO) " * all          : Cf rules \"help\""
    443                         @$(ECHO) " * clean        : Erase generate files"
    444                         @$(ECHO) " * clean_all    : Erase all generate files"
    445                         @$(ECHO) " * delete       : Erase all file and directory of a document"
    446                         @$(ECHO) " * doc          : Generate all documents"
    447                         @$(ECHO) " * help         : Print this message"
    448                         @$(ECHO) " * new          : Create all file and directy for a new document"
    449                         @$(ECHO) " * rename       : Rename a document"
    450                         @$(ECHO) " * view         : List all document to view"
    451                         @$(ECHO) ""
     448                        @\
     449                        $(ECHO) "Environnement to generate documents and presentations";                        \
     450                        $(ECHO) "Version         : $(VERSION)";                                                 \
     451                        $(ECHO) "";                                                                             \
     452                        $(ECHO) "List of rules   :";                                                            \
     453                        $(ECHO) " * all          : Cf rules \"help\"";                                          \
     454                        $(ECHO) " * clean        : Erase generate files";                                       \
     455                        $(ECHO) " * clean_all    : Erase all generate files";                                   \
     456                        $(ECHO) " * delete       : Erase all file and directory of a document";                 \
     457                        $(ECHO) " * doc          : Generate all documents";                                     \
     458                        $(ECHO) " * help         : Print this message";                                         \
     459                        $(ECHO) " * new          : Create all file and directy for a new document";             \
     460                        $(ECHO) " * rename       : Rename a document";                                          \
     461                        $(ECHO) " * view         : List all document to view";                                  \
     462                        $(ECHO) "";                                                                 

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Package/document-cache-specification.sty

    r44 r45  
    1 \def\review{2007/07/11}
     1\def\review{2007/08/06}
    22%\def\review{\number\day/\number\month/\number\year\xspace}
    33
    44\title{Cache de données associatif et non bloquant\\{\it Spécification}}
    55 
    6 \author{}
     6\author{Mathieu Rosière}
    77
    8 \affiliation{Laboratoire d'Informatique de Paris VI - Equipe SOC - France}
     8\affiliation{Laboratoire d'Informatique de Paris VI - Equipe ALSOC - France}
    99
    10 \email{}
     10\email{mathieu.rosiere@lip6.fr}
    1111
    1212\date{\review}

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_automate-fsm_dcache_req.fig

    r42 r45  
    88-2
    991200 2
    10 5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 5362.500 2700.000 5550 2700 5250 2550 5250 2850
    11         3 0 1.00 60.00 120.00
    12105 1 0 1 0 7 50 -1 -1 0.000 0 0 1 0 6525.000 4725.000 6450 4200 6900 4350 7050 4800
    1311        3 0 1.00 60.00 120.00
    … …  
    22205 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 5175.000 4725.000 5250 4200 4800 4350 4650 4800
    2321        3 0 1.00 60.00 120.00
    24 5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 5362.500 3750.000 5550 3750 5250 3600 5250 3900
     225 1 0 1 0 7 50 -1 -1 0.000 0 0 1 0 6675.000 3675.000 6150 3750 6300 3300 6750 3150
    2523        3 0 1.00 60.00 120.00
    26 6 5175 3675 6525 4425
    27 1 1 0 1 0 11 50 -1 20 0.000 1 0.0000 5850 4050 600 300 5850 4050 6450 3750
    28 4 1 0 50 -1 2 8 0.0000 0 105 420 5850 4050 Request\001
    29 -6
    30 6 5175 2625 6525 3375
    31 1 1 0 1 0 11 50 -1 20 0.000 1 0.0000 5850 3000 600 300 5850 3000 6450 2700
    32 4 1 0 50 -1 2 8 0.0000 0 90 210 5850 3000 Init\001
    33 -6
     245 1 0 1 0 7 50 -1 -1 0.000 0 0 1 0 6525.000 3375.000 7050 3300 6900 3750 6450 3900
     25        3 0 1.00 60.00 120.00
     265 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 5850.000 3637.500 6000 3750 5850 3450 5700 3750
     27        3 0 1.00 60.00 120.00
     285 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 4350.000 2587.500 4500 2700 4350 2400 4200 2700
     29        3 0 1.00 60.00 120.00
     305 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 7350.000 2587.500 7500 2700 7350 2400 7200 2700
     31        3 0 1.00 60.00 120.00
    34326 6675 4725 8025 5475
    35331 1 0 1 0 11 50 -1 20 0.000 1 0.0000 7350 5100 600 300 7350 5100 7950 4800
    … …  
    42404 1 0 50 -1 2 8 0.0000 0 105 780 4350 5025 QUEUE_REQ\001
    4341-6
     426 5175 3675 6525 4425
     431 1 0 1 0 11 50 -1 20 0.000 1 0.0000 5850 4050 600 300 5850 4050 6450 3750
     444 1 0 50 -1 2 8 0.0000 0 105 420 5850 4050 Request\001
     45-6
     466 3675 2625 5025 3375
     471 1 0 1 0 11 50 -1 20 0.000 1 0.0000 4350 3000 600 300 4350 3000 4950 2700
     484 1 0 50 -1 2 8 0.0000 0 90 210 4350 3000 Init\001
     49-6
     501 1 0 1 0 11 50 -1 20 0.000 1 0.0000 7350 3000 600 300 7350 3000 7950 2700
     512 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     52        3 0 1.00 60.00 120.00
     53         4800 3225 5400 3825
    44542 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    4555        3 0 1.00 60.00 120.00
    46          6450 2550 6300 2775
    47 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    48         3 0 1.00 60.00 120.00
    49          5850 3300 5850 3750
    50 4 0 0 50 -1 0 8 0.0000 0 105 645 5925 3525 (3) : end_init\001
     56         3450 3000 3750 3000
    51574 1 0 50 -1 0 8 0.0000 0 120 1230 7350 5850 (5) : queue_read_hit.full\001
    52584 2 0 50 -1 0 8 0.0000 0 120 1485 6675 5250 (6) : not(queue_read_hit.full)\001
    53594 1 0 50 -1 0 8 0.0000 0 120 990 4350 5850 (8) : queue_req.full\001
    54604 0 0 50 -1 0 8 0.0000 0 120 1245 5025 5100 (9) : not(queue_req.full)\001
    55 4 2 0 50 -1 0 8 0.0000 0 105 885 5175 3525 (10) : not(A or B)\001
    56 4 0 0 50 -1 0 8 0.0000 0 120 2430 3750 6300 A : ((read and miss) or write).request_queue.full\001
    57 4 1 0 50 -1 0 8 0.0000 0 105 810 6525 2475 (1) : not(nreset)\001
    58 4 1 0 50 -1 0 8 0.0000 0 105 900 5175 2475 (2) : not(end_init)\001
    59 4 0 0 50 -1 0 8 0.0000 0 120 3345 3750 6450 B : ((read and not (miss)) or (type_others)) and queue_read_hit.full\001
    60614 0 0 50 -1 0 8 0.0000 0 105 315 6975 4275 (4) : B\001
    61624 2 0 50 -1 0 8 0.0000 0 105 330 4725 4275 (7) : A\001
     634 2 0 50 -1 0 8 0.0000 0 105 645 4950 3525 (3) : end_init\001
     644 1 0 50 -1 2 8 0.0000 0 120 420 7350 3000 synchro\001
     654 1 0 50 -1 0 8 0.0000 0 105 900 4350 2325 (2) : not(end_init)\001
     664 1 0 50 -1 0 8 0.0000 0 105 885 5850 3300 (13) : not(A or B)\001
     674 0 0 50 -1 0 8 0.0000 0 120 1200 7125 3525 (12) : queue_info.empty\001
     684 1 0 50 -1 0 8 0.0000 0 120 1455 7350 2325 (11) : not(queue_info.empty)\001
     694 2 0 50 -1 0 8 0.0000 0 105 390 6600 3000 (10) : C\001
     704 0 0 50 -1 0 8 0.0000 0 120 2940 3750 6300 A : ((read and miss) or write).request_queue.full and not C\001
     714 0 0 50 -1 0 8 0.0000 0 120 3825 3750 6450 B : ((read and not (miss)) or (type_others)) and queue_read_hit.fulland not C\001
     724 0 0 50 -1 0 8 0.0000 0 120 1305 3750 6600 C : type = synchronisation\001
     734 2 0 50 -1 0 8 0.0000 0 105 810 3375 3000 (1) : not(nreset)\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_bloc_QUEUE_READ_HIT.fig

    r44 r45  
    88-2
    991200 2
    10 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     106 3825 2925 7275 4725
     112 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
     12         4950 3450 6150 3450 6150 4350 4950 4350
     132 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     14         5850 3450 5850 4350
     152 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     16         5550 4350 5550 3450
     172 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
    1118        3 0 1.00 60.00 120.00
    12          4650 3600 4950 3600
    13 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     19         4650 3150 5100 3150 5100 3450
     202 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
    1421        3 0 1.00 60.00 120.00
    15          4950 3750 4650 3750
    16 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
    17          4950 3450 6150 3450 6150 4650 4950 4650
    18 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    19          5850 3450 5850 4650
    20 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    21          5550 4650 5550 3450
    22 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    23         3 0 1.00 60.00 120.00
    24          6150 3600 6450 3600
    25 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    26         3 0 1.00 60.00 120.00
    27          6450 3750 6150 3750
    28 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 3
    29         3 0 1.00 60.00 120.00
    30          4650 4275 4725 4275 4950 4275
     22         6000 3450 6000 3150 6450 3150
    31232 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3224        3 0 1.00 60.00 120.00
    33          6150 4275 6450 4275
    34 4 1 0 50 -1 2 8 0.0000 0 105 1185 5550 3375 QUEUE_READ_HIT\001
    35 4 2 0 50 -1 0 8 6.2832 0 90 630 4500 3750 WRITE_ack\001
    36 4 2 0 50 -1 0 8 6.2832 0 90 615 4500 3600 WRITE_val\001
    37 4 2 0 50 -1 0 8 6.2832 0 90 675 4500 4275 WRITE_num\001
    38 4 0 0 50 -1 0 8 6.2832 0 90 570 6600 3750 READ_ack\001
    39 4 0 0 50 -1 0 8 6.2832 0 90 555 6600 3600 READ_val\001
    40 4 0 0 50 -1 0 8 6.2832 0 90 615 6600 4275 READ_num\001
     25         6150 3900 6450 3900
     262 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     27        3 0 1.00 60.00 120.00
     28         4650 3900 4950 3900
     292 1 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 2
     30         4800 3825 4725 3975
     312 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
     32        3 0 1.00 60.00 120.00
     33         5100 4350 5100 4650 4650 4650
     342 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
     35        3 0 1.00 60.00 120.00
     36         6450 4650 6000 4650 6000 4350
     374 1 0 50 -1 2 8 0.0000 0 105 1185 5550 3000 QUEUE_READ_HIT\001
     384 2 0 50 -1 0 8 0.0000 0 90 615 4500 3150 WRITE_val\001
     394 0 0 50 -1 0 8 0.0000 0 90 555 6600 3150 READ_val\001
     404 2 0 50 -1 0 8 0.0000 0 90 675 4500 3900 WRITE_num\001
     414 0 0 50 -1 0 8 0.0000 0 90 615 6600 3900 READ_num\001
     424 2 0 50 -1 0 8 0.0000 0 105 420 4725 4125 [1:6] bits\001
     434 2 0 50 -1 0 8 0.0000 0 90 630 4500 4650 WRITE_ack\001
     444 0 0 50 -1 0 8 0.0000 0 90 570 6600 4650 READ_ack\001
     45-6

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_bloc_QUEUE_REQ.fig

    r44 r45  
    88-2
    991200 2
    10 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     102 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
     11         4950 5550 6150 5550 6150 6450 4950 6450
     122 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     13         5850 5550 5850 6450
     142 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     15         5550 6450 5550 5550
     162 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
    1117        3 0 1.00 60.00 120.00
    12          4650 3600 4950 3600
    13 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     18         4650 5250 5100 5250 5100 5550
     192 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
    1420        3 0 1.00 60.00 120.00
    15          4950 3750 4650 3750
    16 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
    17          4950 3450 6150 3450 6150 4650 4950 4650
    18 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    19          5850 3450 5850 4650
    20 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    21          5550 4650 5550 3450
    22 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    23         3 0 1.00 60.00 120.00
    24          6150 3600 6450 3600
    25 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    26         3 0 1.00 60.00 120.00
    27          6450 3750 6150 3750
    28 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 3
    29         3 0 1.00 60.00 120.00
    30          4650 4275 4725 4275 4950 4275
     21         6000 5550 6000 5250 6450 5250
    31222 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3223        3 0 1.00 60.00 120.00
    33          6150 4275 6450 4275
    34 4 2 0 50 -1 0 8 0.0000 0 90 630 4500 3750 WRITE_ack\001
    35 4 2 0 50 -1 0 8 0.0000 0 90 615 4500 3600 WRITE_val\001
    36 4 2 0 50 -1 0 8 0.0000 0 90 675 4500 4275 WRITE_num\001
    37 4 0 0 50 -1 0 8 0.0000 0 90 570 6600 3750 READ_ack\001
    38 4 0 0 50 -1 0 8 0.0000 0 90 555 6600 3600 READ_val\001
    39 4 0 0 50 -1 0 8 0.0000 0 90 615 6600 4275 READ_num\001
    40 4 1 0 50 -1 2 8 0.0000 0 105 780 5550 3375 QUEUE_REQ\001
     24         6150 6000 6450 6000
     252 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     26        3 0 1.00 60.00 120.00
     27         4650 6000 4950 6000
     282 1 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 2
     29         4800 5925 4725 6075
     302 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
     31        3 0 1.00 60.00 120.00
     32         5100 6450 5100 6750 4650 6750
     332 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
     34        3 0 1.00 60.00 120.00
     35         6450 6750 6000 6750 6000 6450
     364 2 0 50 -1 0 8 0.0000 0 90 615 4500 5250 WRITE_val\001
     374 0 0 50 -1 0 8 0.0000 0 90 555 6600 5250 READ_val\001
     384 2 0 50 -1 0 8 0.0000 0 90 675 4500 6000 WRITE_num\001
     394 0 0 50 -1 0 8 0.0000 0 90 615 6600 6000 READ_num\001
     404 2 0 50 -1 0 8 0.0000 0 105 420 4725 6225 [1:6] bits\001
     414 2 0 50 -1 0 8 0.0000 0 90 630 4500 6750 WRITE_ack\001
     424 0 0 50 -1 0 8 0.0000 0 90 570 6600 6750 READ_ack\001
     434 1 0 50 -1 2 8 0.0000 0 105 780 5550 5100 QUEUE_REQ\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_bloc_QUEUE_RSP.fig

    r44 r45  
    88-2
    991200 2
    10 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     102 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
     11         4807 5556 6007 5556 6007 6456 4807 6456
     122 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     13         5707 5556 5707 6456
     142 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     15         5407 6456 5407 5556
     162 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
    1117        3 0 1.00 60.00 120.00
    12          4650 3600 4950 3600
    13 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     18         4507 5256 4957 5256 4957 5556
     192 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
    1420        3 0 1.00 60.00 120.00
    15          4950 3750 4650 3750
    16 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
    17          4950 3450 6150 3450 6150 4650 4950 4650
    18 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    19          5850 3450 5850 4650
    20 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    21          5550 4650 5550 3450
    22 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    23         3 0 1.00 60.00 120.00
    24          6150 3600 6450 3600
    25 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    26         3 0 1.00 60.00 120.00
    27          6450 3750 6150 3750
     21         5857 5556 5857 5256 6307 5256
    28222 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    2923        3 0 1.00 60.00 120.00
    30          6150 4275 6450 4275
     24         6007 6006 6307 6006
     252 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
     26        3 0 1.00 60.00 120.00
     27         4957 6456 4957 6756 4507 6756
     282 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 3
     29        3 0 1.00 60.00 120.00
     30         6307 6756 5857 6756 5857 6456
    31312 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3232        3 0 1.00 60.00 120.00
    33          4650 4275 4950 4275
     33         4507 5706 4807 5706
     342 1 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 2
     35         4657 5631 4582 5781
    34362 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3537        3 0 1.00 60.00 120.00
    36          4650 4425 4950 4425
     38         4507 6006 4807 6006
     392 1 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 2
     40         4657 5931 4582 6081
    37412 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3842        3 0 1.00 60.00 120.00
    39          4650 4125 4950 4125
     43         4507 6300 4807 6300
     442 1 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 2
     45         4650 6225 4575 6375
    40462 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    4147        3 0 1.00 60.00 120.00
    42          6150 4125 6450 4125
     48         6007 5700 6307 5700
    43492 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    4450        3 0 1.00 60.00 120.00
    45          6150 4425 6450 4425
    46 4 2 0 50 -1 0 8 0.0000 0 90 630 4500 3750 WRITE_ack\001
    47 4 2 0 50 -1 0 8 0.0000 0 90 615 4500 3600 WRITE_val\001
    48 4 0 0 50 -1 0 8 0.0000 0 90 570 6600 3750 READ_ack\001
    49 4 0 0 50 -1 0 8 0.0000 0 90 555 6600 3600 READ_val\001
    50 4 1 0 50 -1 2 8 0.0000 0 105 750 5550 3375 QUEUE_RSP\001
    51 4 0 0 50 -1 0 8 0.0000 0 90 615 6600 4125 READ_num\001
    52 4 0 0 50 -1 0 8 0.0000 0 105 600 6600 4275 READ_line\001
    53 4 0 0 50 -1 0 8 0.0000 0 90 660 6600 4425 READ_error\001
    54 4 2 0 50 -1 0 8 0.0000 0 90 675 4500 4125 WRITE_num\001
    55 4 2 0 50 -1 0 8 0.0000 0 105 660 4500 4275 WRITE_line\001
    56 4 2 0 50 -1 0 8 0.0000 0 90 720 4500 4425 WRITE_error\001
     51         6007 6300 6307 6300
     524 2 0 50 -1 0 8 0.0000 0 90 615 4357 5256 WRITE_val\001
     534 0 0 50 -1 0 8 0.0000 0 90 555 6457 5256 READ_val\001
     544 2 0 50 -1 0 8 0.0000 0 90 630 4357 6756 WRITE_ack\001
     554 0 0 50 -1 0 8 0.0000 0 90 570 6457 6756 READ_ack\001
     564 2 0 50 -1 0 8 0.0000 0 90 675 4357 5706 WRITE_num\001
     574 2 0 50 -1 0 8 0.0000 0 105 420 4575 5850 [1:6] bits\001
     584 2 0 50 -1 0 8 0.0000 0 105 660 4357 6006 WRITE_line\001
     594 2 0 50 -1 0 8 0.0000 0 90 720 4350 6300 WRITE_error\001
     604 2 0 50 -1 0 8 0.0000 0 90 225 4582 6456 1 bit\001
     614 2 0 50 -1 0 8 0.0000 0 105 660 4575 6150 [32:4096] bits\001
     624 0 0 50 -1 0 8 0.0000 0 90 615 6450 5700 READ_num\001
     634 0 0 50 -1 0 8 0.0000 0 90 660 6450 6300 READ_error\001
     644 0 0 50 -1 0 8 0.0000 0 105 600 6457 6006 READ_line\001
     654 1 0 50 -1 2 8 0.0000 0 105 750 5400 5100 QUEUE_RSP\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_bloc_RAM_DATA.fig

    r44 r45  
    88-2
    991200 2
    10 6 6150 3525 7200 3825
     102 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     11         6150 4650 6150 3450 4950 3450 4950 4650 6150 4650
     122 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     13        3 0 1.00 60.00 120.00
     14         4650 4125 4950 4125
     152 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 1 2
     16        3 0 1.00 60.00 120.00
     17        3 0 1.00 60.00 120.00
     18         4950 4575 4650 4575
    11192 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    1220        3 0 1.00 60.00 120.00
    13          6450 3600 6150 3600
     21         4650 3525 4950 3525
    14222 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    1523        3 0 1.00 60.00 120.00
    16          6150 3750 6450 3750
    17 4 0 0 50 -1 0 8 0.0000 0 90 615 6525 3600 WRITE_val\001
    18 4 0 0 50 -1 0 8 0.0000 0 90 630 6525 3750 WRITE_ack\001
    19 -6
    20 6 3975 3525 4950 3825
     24         4950 3675 4650 3675
     252 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     26        3 0 1.00 60.00 120.00
     27         4650 4350 4950 4350
     282 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     29        3 0 1.00 60.00 120.00
     30         4650 3900 4950 3900
    21312 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    2232        3 0 1.00 60.00 120.00
    23          4650 3600 4950 3600
     33         6450 3525 6150 3525
    24342 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    2535        3 0 1.00 60.00 120.00
    26          4950 3750 4650 3750
    27 4 2 0 50 -1 0 8 0.0000 0 90 555 4575 3600 READ_val\001
    28 4 2 0 50 -1 0 8 0.0000 0 90 570 4575 3750 READ_ack\001
    29 -6
    30 6 6150 3975 7650 4650
    31 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
     36         6150 3675 6450 3675
     372 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3238        3 0 1.00 60.00 120.00
    33          6450 4425 6375 4425 6300 4425 6225 4425 6150 4425
    34 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
     39         6450 4575 6150 4575
     402 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3541        3 0 1.00 60.00 120.00
    36          6450 4575 6375 4575 6300 4575 6225 4575 6150 4575
    37 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
     42         6450 4275 6150 4275
     432 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
    3844        3 0 1.00 60.00 120.00
    39          6450 4275 6375 4275 6300 4275 6225 4275 6150 4275
    40 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    41         3 0 1.00 60.00 120.00
    42          6450 4125 6375 4125 6300 4125 6225 4125 6150 4125
    43 4 0 0 50 -1 0 8 0.0000 0 105 660 6525 4575 WRITE_line\001
    44 4 0 0 50 -1 0 8 0.0000 0 105 750 6525 4125 WRITE_index\001
    45 4 0 0 50 -1 0 8 0.0000 0 90 690 6525 4275 WRITE_bank\001
    46 4 0 0 50 -1 0 8 0.0000 0 105 1080 6525 4425 WRITE_byte_enable\001
    47 -6
    48 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    49          6150 4650 6150 3450 4950 3450 4950 4650 6150 4650
    50 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    51         3 0 1.00 60.00 120.00
    52          4650 4125 4725 4125 4800 4125 4875 4125 4950 4125
    53 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    54         3 0 1.00 60.00 120.00
    55          4650 4275 4725 4275 4800 4275 4875 4275 4950 4275
    56 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    57         3 0 1.00 60.00 120.00
    58          4950 4575 4875 4575 4800 4575 4725 4575 4650 4575
    59 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    60         3 0 1.00 60.00 120.00
    61          4650 4425 4725 4425 4800 4425 4875 4425 4950 4425
     45         6450 3975 6150 3975
     464 2 0 50 -1 0 8 0.0000 0 105 510 4575 4575 REQ_data\001
     474 0 0 50 -1 0 8 0.0000 0 105 495 6525 4575 RSP_line\001
     484 2 0 50 -1 0 8 0.0000 0 105 465 4575 3525 REQ_val\001
     494 2 0 50 -1 0 8 0.0000 0 105 480 4575 3675 REQ_ack\001
     504 2 0 50 -1 0 8 0.0000 0 120 600 4575 3900 REQ_index\001
     514 2 0 50 -1 0 8 0.0000 0 105 540 4575 4125 REQ_bank\001
     524 2 0 50 -1 0 8 0.0000 0 105 930 4575 4350 REQ_byte_enable\001
     534 2 0 50 -1 0 8 0.0000 0 105 420 4800 4275 [0:4] bits\001
     544 2 0 50 -1 0 8 0.0000 0 105 480 4800 4050 [0:10] bits\001
     554 2 0 50 -1 0 8 0.0000 0 105 480 4800 4500 [4:14] bits\001
     564 2 0 50 -1 0 8 0.0000 0 105 570 4800 4725 {32;64} bits\001
     574 0 0 50 -1 0 8 0.0000 0 90 450 6525 3525 RSP_val\001
     584 0 0 50 -1 0 8 0.0000 0 90 465 6525 3675 RSP_ack\001
     594 0 0 50 -1 0 8 0.0000 0 90 525 6525 4275 RSP_bank\001
     604 0 0 50 -1 0 8 0.0000 0 105 585 6525 3975 RSP_index\001
     614 0 0 50 -1 0 8 0.0000 0 105 660 6300 4725 [32:4096] bits\001
    62624 1 0 50 -1 2 8 0.0000 0 105 720 5550 4050 RAM_DATA\001
    63 4 2 0 50 -1 0 8 0.0000 0 105 690 4575 4125 READ_index\001
    64 4 2 0 50 -1 0 8 0.0000 0 90 630 4575 4275 READ_bank\001
    65 4 2 0 50 -1 0 8 0.0000 0 90 600 4575 4575 READ_data\001
    66 4 2 0 50 -1 0 8 0.0000 0 105 1020 4575 4425 READ_byte_enable\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_bloc_RAM_LOCK.fig

    r44 r45  
    88-2
    991200 2
    10 6 3975 3525 4950 3825
    11 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    12         3 0 1.00 60.00 120.00
    13          4650 3600 4950 3600
    14 2 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    15         3 0 1.00 60.00 120.00
    16          4950 3750 4650 3750
    17 4 2 0 50 -1 0 8 0.0000 0 90 555 4575 3600 READ_val\001
    18 4 2 0 50 -1 0 8 0.0000 0 90 570 4575 3750 READ_ack\001
    19 -6
    20102 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    2111         6150 4650 6150 3450 4950 3450 4950 4650 6150 4650
    22 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    23         3 0 1.00 60.00 120.00
    24          4650 3975 4725 3975 4800 3975 4875 3975 4950 3975
    25 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    26         3 0 1.00 60.00 120.00
    27          4650 4125 4725 4125 4800 4125 4875 4125 4950 4125
    28 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    29         3 0 1.00 60.00 120.00
    30          4950 4425 4875 4425 4800 4425 4725 4425 4650 4425
    31 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    32         3 0 1.00 60.00 120.00
    33          4950 4575 4875 4575 4800 4575 4725 4575 4650 4575
    34 2 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 5
    35         3 0 1.00 60.00 120.00
    36          4950 4275 4875 4275 4800 4275 4725 4275 4650 4275
    37122 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
    3813        3 0 1.00 60.00 120.00
    … …  
    7752        3 0 1.00 60.00 120.00
    7853         5925 3150 5925 3300 5925 3375 5925 3450
    79 4 2 0 50 -1 0 8 0.0000 0 90 630 4575 4125 READ_bank\001
    80 4 2 0 50 -1 0 8 0.0000 0 105 690 4575 3975 READ_index\001
    81 4 2 0 50 -1 0 8 0.0000 0 105 645 4575 4275 READ_valid\001
    82 4 2 0 50 -1 0 8 0.0000 0 105 1080 4575 4425 READ_lock_by_read\001
    83 4 2 0 50 -1 0 8 0.0000 0 120 1140 4575 4575 READ_lock_by_write\001
     542 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     55        3 0 1.00 60.00 120.00
     56         6450 3600 6150 3600
     572 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     58        3 0 1.00 60.00 120.00
     59         6150 3750 6450 3750
     602 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     61        3 0 1.00 60.00 120.00
     62         6450 3975 6150 3975
     632 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     64        3 0 1.00 60.00 120.00
     65         6450 4125 6150 4125
     662 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     67        3 0 1.00 60.00 120.00
     68         6150 4575 6450 4575
     692 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     70        3 0 1.00 60.00 120.00
     71         6150 4275 6450 4275
     722 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     73        3 0 1.00 60.00 120.00
     74         6150 4425 6450 4425
     752 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     76        3 0 1.00 60.00 120.00
     77         4650 3600 4950 3600
     782 1 2 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2
     79        3 0 1.00 60.00 120.00
     80         4950 3750 4650 3750
     812 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     82        3 0 1.00 60.00 120.00
     83         4650 3975 4950 3975
     842 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     85        3 0 1.00 60.00 120.00
     86         4650 4125 4950 4125
     872 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     88        3 0 1.00 60.00 120.00
     89         4950 4575 4650 4575
     902 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     91        3 0 1.00 60.00 120.00
     92         4950 4275 4650 4275
     932 1 0 1 0 11 50 -1 -1 0.000 0 0 -1 1 0 2
     94        3 0 1.00 60.00 120.00
     95         4950 4425 4650 4425
    84964 1 0 50 -1 2 8 0.0000 0 105 720 5550 4050 RAM_LOCK\001
    85 4 2 0 50 -1 0 8 -0.7854 0 105 930 5025 3075 WRITE_REQ_val\001
    86 4 2 0 50 -1 0 8 -0.7854 0 105 945 5175 3075 WRITE_REQ_ack\001
    87 4 2 0 50 -1 0 8 -0.7854 0 120 1065 5475 3075 WRITE_REQ_index\001
    88 4 2 0 50 -1 0 8 -0.7854 0 105 1005 5625 3075 WRITE_REQ_bank\001
    89 4 2 0 50 -1 0 8 -0.7854 0 120 1020 5775 3075 WRITE_REQ_valid\001
    90 4 2 0 50 -1 0 8 -0.7854 0 105 1455 5925 3075 WRITE_REQ_lock_by_read\001
    91 4 2 0 50 -1 0 8 -0.7854 0 120 1515 6075 3075 WRITE_REQ_lock_by_write\001
     974 2 0 50 -1 0 8 5.4978 0 105 930 5025 3075 WRITE_REQ_val\001
     984 2 0 50 -1 0 8 5.4978 0 105 945 5175 3075 WRITE_REQ_ack\001
     994 2 0 50 -1 0 8 5.4978 0 120 1065 5475 3075 WRITE_REQ_index\001
     1004 2 0 50 -1 0 8 5.4978 0 105 1005 5625 3075 WRITE_REQ_bank\001
     1014 2 0 50 -1 0 8 5.4978 0 120 1020 5775 3075 WRITE_REQ_valid\001
     1024 2 0 50 -1 0 8 5.4978 0 105 1455 5925 3075 WRITE_REQ_lock_by_read\001
     1034 2 0 50 -1 0 8 5.4978 0 120 1515 6075 3075 WRITE_REQ_lock_by_write\001
    921044 2 0 50 -1 0 8 0.7854 0 90 915 5025 5100 WRITE_RSP_val\001
    931054 2 0 50 -1 0 8 0.7854 0 90 930 5175 5100 WRITE_RSP_ack\001
    … …  
    971094 2 0 50 -1 0 8 0.7854 0 105 1440 5925 5100 WRITE_RSP_lock_by_read\001
    981104 2 0 50 -1 0 8 0.7854 0 120 1500 6075 5100 WRITE_RSP_lock_by_write\001
     1114 2 0 50 -1 0 8 0.0000 0 105 870 4575 3600 READ_REQ_val\001
     1124 2 0 50 -1 0 8 0.0000 0 105 885 4575 3750 READ_REQ_ack\001
     1134 2 0 50 -1 0 8 0.0000 0 120 1005 4575 3975 READ_REQ_index\001
     1144 2 0 50 -1 0 8 0.0000 0 105 945 4575 4125 READ_REQ_bank\001
     1154 2 0 50 -1 0 8 0.0000 0 120 960 4575 4275 READ_REQ_valid\001
     1164 2 0 50 -1 0 8 0.0000 0 105 1395 4575 4425 READ_REQ_lock_by_read\001
     1174 2 0 50 -1 0 8 0.0000 0 120 1455 4575 4575 READ_REQ_lock_by_write\001
     1184 0 0 50 -1 0 8 6.2832 0 90 1080 6525 3600 READ_VICTIM_val\001
     1194 0 0 50 -1 0 8 6.2832 0 90 1095 6525 3750 READ_VICTIM_ack\001
     1204 0 0 50 -1 0 8 6.2832 0 105 1215 6525 3975 READ_VICTIM_index\001
     1214 0 0 50 -1 0 8 6.2832 0 90 1155 6525 4125 READ_VICTIM_bank\001
     1224 0 0 50 -1 0 8 6.2832 0 105 1170 6525 4275 READ_VICTIM_valid\001
     1234 0 0 50 -1 0 8 6.2832 0 105 1605 6525 4425 READ_VICTIM_lock_by_read\001
     1244 0 0 50 -1 0 8 6.2832 0 120 1665 6525 4575 READ_VICTIM_lock_by_write\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_coherence_memoire.fig

    r42 r45  
    88-2
    991200 2
    10 5 1 0 1 0 7 50 -1 -1 0.000 0 1 0 0 5193.750 4050.000 4800 3675 4650 4050 4800 4425
    11105 1 0 1 0 7 50 -1 -1 0.000 0 1 0 0 5193.750 2700.000 4800 2325 4650 2700 4800 3075
    12115 1 0 1 0 7 50 -1 -1 0.000 0 1 0 0 5193.750 5100.000 4800 4725 4650 5100 4800 5475
     126 3600 3300 5100 4200
     135 1 0 1 0 7 50 -1 -1 0.000 0 1 0 0 5193.750 3750.000 4800 3375 4650 3750 4800 4125
     144 0 0 50 -1 0 12 0.0000 4 15 135 4950 3750 ...\001
     154 2 0 50 -1 0 12 0.0000 4 135 585 4500 3600 Access\001
     164 2 0 50 -1 0 12 0.0000 4 135 690 4500 4050 variables\001
     174 2 0 50 -1 0 12 0.0000 4 135 840 4500 3825 to a shared\001
     18-6
    13194 0 0 50 -1 0 12 0.0000 4 135 375 4950 3300 Lock\001
    14204 0 0 50 -1 0 12 0.0000 4 135 600 4950 4650 UnLock\001
    15 4 0 0 50 -1 0 12 0.0000 4 15 135 4950 4050 ...\001
    16214 0 0 50 -1 0 12 0.0000 4 15 135 4950 2700 ...\001
    17224 0 0 50 -1 0 12 0.0000 4 15 135 4950 5100 ...\001
    18 4 2 0 50 -1 0 12 0.0000 4 135 585 4500 3900 Access\001
    19234 2 0 50 -1 0 12 0.0000 4 135 810 4500 2550 No access\001
    20244 2 0 50 -1 0 12 0.0000 4 135 810 4500 4950 No access\001
    21254 2 0 50 -1 0 12 0.0000 4 135 690 4500 3000 variables\001
    22 4 2 0 50 -1 0 12 0.0000 4 135 690 4500 4350 variables\001
    23 4 2 0 50 -1 0 12 0.0000 4 135 840 4500 4125 to a shared\001
    24264 2 0 50 -1 0 12 0.0000 4 135 840 4500 2775 to a shared\001
    25274 2 0 50 -1 0 12 0.0000 4 135 840 4500 5175 to a shared\001
    26284 2 0 50 -1 0 12 0.0000 4 135 690 4500 5400 variables\001
    27 4 0 0 50 -1 0 12 0.0000 4 180 2700 4950 3600 Flush (addressof shared variables)\001
     294 0 0 50 -1 0 12 0.0000 4 180 3945 4950 4350 Flush and Invalidation (address of shared variables)\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_overview.fig

    r42 r45  
    88-2
    991200 2
     106 3900 4425 9000 6000
     116 3900 4425 9000 6000
     126 5850 5400 7050 6000
     132 2 0 1 0 27 200 -1 20 0.000 0 0 -1 0 0 5
     14         5850 6000 7050 6000 7050 5400 5850 5400 5850 6000
     154 1 0 200 -1 3 8 0.0000 0 105 690 6450 5700 RAM_LOCK\001
     16-6
     171 3 0 1 0 7 200 -1 0 3.000 1 0.0000 5475 5925 19 19 5475 5925 5456 5926
     181 3 0 1 0 7 200 -1 0 3.000 1 0.0000 7275 5775 19 19 7275 5775 7256 5776
     191 3 0 1 0 7 200 -1 0 3.000 1 0.0000 5550 5475 19 19 5550 5475 5531 5476
     202 1 0 1 0 7 200 -1 -1 3.000 0 0 -1 1 0 3
     21        3 0 1.00 60.00 120.00
     22         5850 5550 4275 5550 4275 4425
     232 1 0 1 0 7 200 -1 -1 3.000 0 0 -1 1 0 3
     24        3 0 1.00 60.00 120.00
     25         4125 4425 4125 5700 5850 5700
     262 1 0 1 0 7 200 -1 -1 3.000 0 0 -1 1 0 3
     27        3 0 1.00 60.00 120.00
     28         5850 5850 3975 5850 3975 4425
     292 1 0 1 0 7 200 -1 -1 4.000 0 0 -1 1 0 3
     30        3 0 1.00 60.00 120.00
     31         9000 4500 9000 5625 7050 5625
     322 1 0 1 0 7 200 -1 -1 3.000 0 0 -1 1 0 2
     33        3 0 1.00 60.00 120.00
     34         5475 5925 5850 5925
     352 1 0 1 0 7 200 -1 -1 3.000 0 0 -1 1 0 2
     36        3 0 1.00 60.00 120.00
     37         5550 5475 5850 5475
     382 1 0 1 0 7 200 -1 -1 4.000 0 0 -1 1 0 2
     39        3 0 1.00 60.00 120.00
     40         7275 5775 7050 5775
     414 0 0 200 -1 0 6 0.0000 4 90 450 4350 5475 access_lock\001
     424 0 0 200 -1 0 6 0.0000 4 90 480 4200 5625 request_lock\001
     434 0 0 200 -1 0 6 0.0000 4 90 465 4050 5775 victim_lock\001
     444 2 0 200 -1 0 6 0.0000 4 90 480 8925 5550 respons_lock\001
     45-6
     46-6
     476 2700 3900 7200 6300
     486 2700 4275 3525 4950
     496 2700 4500 3300 4950
     501 1 0 1 0 7 201 -1 20 0.000 1 0.0000 3000 4725 225 150 3000 4725 3225 4575
     514 1 0 201 -1 0 8 0.0000 0 90 345 3000 4725 Victim\001
     52-6
     532 1 0 1 0 7 201 -1 -1 4.000 0 0 -1 1 0 2
     54        3 0 1.00 60.00 120.00
     55         3225 4575 3525 4275
     56-6
     571 3 0 1 0 7 201 -1 0 3.000 1 0.0000 5475 3975 19 19 5475 3975 5456 3976
     582 1 0 1 0 7 201 -1 -1 3.000 0 0 -1 1 0 2
     59        3 0 1.00 60.00 120.00
     60         4425 3975 5850 3975
     612 1 0 1 0 7 201 -1 -1 3.000 0 0 -1 1 0 2
     62        3 0 1.00 60.00 120.00
     63         5475 3975 5475 6300
     644 2 0 201 -1 0 6 0.0000 4 75 540 7200 6150 address - bank\001
     654 2 0 201 -1 0 6 0.0000 4 60 255 5025 4050 victim\001
     66-6
    10676 6150 3150 6750 3450
    11 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
     682 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 4
    1269         6150 3450 6750 3450 6750 3150 6150 3150
    13 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     702 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
    1471         6600 3150 6600 3450
    15 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     722 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
    1673         6450 3150 6450 3450
    1774-6
    18 6 4350 3450 5400 4425
    19 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4875.000 4162.500 4725 4275 4875 4350 5025 4275
    20         3 0 1.00 60.00 120.00
    21 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 5043.750 3900.000 5175 3975 5175 3825 5025 3750
    22         3 0 1.00 60.00 120.00
    23 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4706.250 3900.000 4725 3750 4575 3825 4575 3975
    24         3 0 1.00 60.00 120.00
    25 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4875 3675 150 150 4875 3675 5025 3675
    26 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 5175 4125 150 150 5175 4125 5325 4125
    27 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4575 4125 150 150 4575 4125 4725 4125
    28 -6
    29 6 7500 3450 8550 4425
    30 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8025.000 4162.500 7875 4275 8025 4350 8175 4275
    31         3 0 1.00 60.00 120.00
    32 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 7856.250 3900.000 7875 3750 7725 3825 7725 3975
    33         3 0 1.00 60.00 120.00
    34 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8193.750 3900.000 8325 3975 8325 3825 8175 3750
    35         3 0 1.00 60.00 120.00
    36 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8025 3675 150 150 8025 3675 8175 3675
    37 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8325 4125 150 150 8325 4125 8475 4125
    38 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 7725 4125 150 150 7725 4125 7875 4125
    39 -6
    40 6 4425 5025 5325 5475
    41 1 1 0 1 0 7 50 -1 20 0.000 1 0.0000 4875 5250 375 150 4875 5250 5250 5100
    42 4 1 0 50 -1 0 8 0.0000 0 90 345 4875 5250 Victim\001
    43 -6
    44 6 4050 6300 4350 6900
    45 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
    46          4050 6300 4050 6900 4350 6900 4350 6300
    47 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    48          4350 6750 4050 6750
    49 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    50          4350 6600 4050 6600
    51 -6
    52 6 8550 6300 8850 6900
    53 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
    54          8550 6900 8550 6300 8850 6300 8850 6900
    55 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    56          8850 6450 8550 6450
    57 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    58          8850 6600 8550 6600
    59 -6
    60 6 7500 7350 8550 8325
    61 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8025.000 8062.500 7875 8175 8025 8250 8175 8175
    62         3 0 1.00 60.00 120.00
    63 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8193.750 7800.000 8325 7875 8325 7725 8175 7650
    64         3 0 1.00 60.00 120.00
    65 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 7856.250 7800.000 7875 7650 7725 7725 7725 7875
    66         3 0 1.00 60.00 120.00
    67 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8025 7575 150 150 8025 7575 8175 7575
    68 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8325 8025 150 150 8325 8025 8475 8025
    69 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 7725 8025 150 150 7725 8025 7875 8025
    70 -6
    71 6 4350 7350 5400 8325
    72 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 5043.750 7800.000 5175 7875 5175 7725 5025 7650
    73         3 0 1.00 60.00 120.00
    74 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4875.000 8062.500 4725 8175 4875 8250 5025 8175
    75         3 0 1.00 60.00 120.00
    76 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4706.250 7800.000 4725 7650 4575 7725 4575 7875
    77         3 0 1.00 60.00 120.00
    78 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4875 7575 150 150 4875 7575 5025 7575
    79 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 5175 8025 150 150 5175 8025 5325 8025
    80 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4575 8025 150 150 4575 8025 4725 8025
    81 -6
    82 1 1 0 1 0 7 50 -1 20 0.000 1 0.0000 4885 4650 365 150 4885 4650 5250 4500
    83 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    84         3 0 1.00 60.00 120.00
    85          4200 3300 6150 3300
    86 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    87         3 0 1.00 60.00 120.00
    88          4200 2700 4200 6300
    89 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    90         3 0 1.00 60.00 120.00
    91          8700 6300 8700 3075
    92 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    93         3 0 1.00 60.00 120.00
    94          6750 3300 8550 3300 8550 3075
    95 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
    96          8475 3075 8775 3075 8775 2925 8475 2925 8475 3075
    97 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    98         3 0 1.00 60.00 120.00
    99          8625 2925 8625 2700
    100 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3
    101          8475 3075 8625 2925 8775 3075
    102 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    103         3 0 1.00 60.00 120.00
    104          5850 3900 5550 3900 5550 3300
    105 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
     756 3450 3450 4500 4425
     765 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3975.000 4162.500 3825 4275 3975 4350 4125 4275
     77        3 0 1.00 60.00 120.00
     785 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 4143.750 3900.000 4275 3975 4275 3825 4125 3750
     79        3 0 1.00 60.00 120.00
     805 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3806.250 3900.000 3825 3750 3675 3825 3675 3975
     81        3 0 1.00 60.00 120.00
     821 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3975 3675 150 150 3975 3675 4125 3675
     831 3 0 1 0 14 100 -1 20 0.000 1 0.0000 4275 4125 150 150 4275 4125 4425 4125
     841 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3675 4125 150 150 3675 4125 3825 4125
     85-6
     866 4500 6300 4800 6900
     876 4500 6300 4800 6900
     882 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 4
     89         4500 6300 4500 6900 4800 6900 4800 6300
     902 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     91         4800 6750 4500 6750
     922 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     93         4800 6600 4500 6600
     94-6
     95-6
     966 8100 6300 8400 6900
     972 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 4
     98         8100 6900 8100 6300 8400 6300 8400 6900
     992 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     100         8400 6450 8100 6450
     1012 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     102         8400 6600 8100 6600
     103-6
     1046 8700 7125 9750 8100
     1055 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9225.000 7837.500 9075 7950 9225 8025 9375 7950
     106        3 0 1.00 60.00 120.00
     1075 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9393.750 7575.000 9525 7650 9525 7500 9375 7425
     108        3 0 1.00 60.00 120.00
     1095 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9056.250 7575.000 9075 7425 8925 7500 8925 7650
     110        3 0 1.00 60.00 120.00
     1111 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9225 7350 150 150 9225 7350 9375 7350
     1121 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9525 7800 150 150 9525 7800 9675 7800
     1131 3 0 1 0 14 100 -1 20 0.000 1 0.0000 8925 7800 150 150 8925 7800 9075 7800
     114-6
     1156 3450 7125 4500 8100
     1165 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 4143.750 7575.000 4275 7650 4275 7500 4125 7425
     117        3 0 1.00 60.00 120.00
     1185 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3975.000 7837.500 3825 7950 3975 8025 4125 7950
     119        3 0 1.00 60.00 120.00
     1205 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3806.250 7575.000 3825 7425 3675 7500 3675 7650
     121        3 0 1.00 60.00 120.00
     1221 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3975 7350 150 150 3975 7350 4125 7350
     1231 3 0 1 0 14 100 -1 20 0.000 1 0.0000 4275 7800 150 150 4275 7800 4425 7800
     1241 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3675 7800 150 150 3675 7800 3825 7800
     125-6
     1266 7725 6150 8025 6300
     1276 7725 6150 8025 6300
     1286 7725 6150 8025 6300
     1296 7725 6150 8025 6300
     1302 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 3
     131         8025 6150 7875 6300 7725 6150
     1322 2 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 5
     133         8025 6150 7725 6150 7725 6300 8025 6300 8025 6150
     134-6
     135-6
     136-6
     137-6
     1386 5850 6300 7050 6900
     1392 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
     140         5850 6900 7050 6900 7050 6300 5850 6300 5850 6900
     1414 1 0 100 -1 3 8 0.0000 0 105 630 6450 6600 RAM_INFO\001
     142-6
     1436 5850 4500 7050 5100
     1442 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
    106145         5850 5100 7050 5100 7050 4500 5850 4500 5850 5100
    107 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
     1464 1 0 100 -1 3 8 0.0000 0 105 690 6450 4800 RAM_DATA\001
     147-6
     1486 5850 3600 7050 4200
     1492 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
    108150         5850 4200 7050 4200 7050 3600 5850 3600 5850 4200
    109 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
    110          5850 6000 7050 6000 7050 5400 5850 5400 5850 6000
    111 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    112         3 0 1.00 60.00 120.00
    113          4875 4500 4875 4350
    114 2 1 0 1 0 7 50 -1 -1 0.000 0 0 7 1 0 2
    115         3 0 1.00 60.00 120.00
    116          5850 4650 5250 4650
    117 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    118         3 0 1.00 60.00 120.00
    119          4200 4950 5850 4950
    120 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    121         3 0 1.00 60.00 120.00
    122          4875 5100 4875 4950
    123 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 4
    124         3 0 1.00 60.00 120.00
    125          8700 4800 7350 4800 7350 3900 7050 3900
    126 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    127         3 0 1.00 60.00 120.00
    128          4200 5550 5850 5550
    129 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    130         3 0 1.00 60.00 120.00
    131          5850 5850 4200 5850
    132 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    133         3 0 1.00 60.00 120.00
    134          4875 5400 4875 5550
    135 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    136         3 0 1.00 60.00 120.00
    137          4200 6900 4200 8400
    138 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    139         3 0 1.00 60.00 120.00
    140          4200 6075 5850 6450
    141 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    142         3 0 1.00 60.00 120.00
    143          5850 6750 4200 7125
    144 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    145         3 0 1.00 60.00 120.00
    146          8700 8400 8700 6900
    147 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    148         3 0 1.00 60.00 120.00
    149          7050 6450 8700 6075
    150 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
    151          5850 6900 7050 6900 7050 6300 5850 6300 5850 6900
    152 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    153         3 0 1.00 60.00 120.00
    154          8700 8250 9450 7950
    155 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
    156          8850 7950 10050 7950 10050 7800 8850 7800 8850 7950
    157 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    158         3 0 1.00 60.00 120.00
    159          9450 7800 8700 7500
    160 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    161         3 0 1.00 60.00 120.00
    162          8700 5700 7050 5700
    163 4 1 0 50 -1 0 8 0.0000 0 105 1170 4875 3450 FSM_DCACHE_REQ\001
    164 4 1 0 50 -1 0 8 0.0000 0 90 1155 8025 3450 FSM_DCACHE_RSP\001
    165 4 1 0 50 -1 0 8 0.0000 0 90 615 6450 4800 RAM_TAG\001
    166 4 1 0 50 -1 0 8 0.0000 0 90 705 6450 3900 RAM_DATA\001
    167 4 1 0 50 -1 0 8 0.0000 0 105 1095 6450 3075 QUEUE_READ_HIT\001
    168 4 1 0 50 -1 0 8 0.0000 0 75 255 4875 4650 HIT?\001
    169 4 1 0 50 -1 0 8 0.0000 0 90 705 6450 5700 RAM_LOCK\001
    170 4 1 0 50 -1 0 8 0.0000 0 105 870 4875 7350 FSM_VCI_REQ\001
    171 4 1 0 50 -1 0 8 0.0000 0 90 855 8025 7350 FSM_VCI_RSP\001
    172 4 0 0 50 -1 0 8 0.0000 0 105 735 4425 6600 QUEUE_REQ\001
    173 4 2 0 50 -1 0 8 0.0000 0 105 720 8475 6600 QUEUE_RSP\001
    174 4 1 0 50 -1 0 8 0.0000 0 90 660 6450 6600 RAM_INFO\001
    175 4 1 0 50 -1 0 8 0.0000 0 105 540 4200 8625 VCI_REQ\001
    176 4 1 0 50 -1 0 8 0.0000 0 90 525 8700 8625 VCI_RSP\001
    177 4 1 0 50 -1 0 8 0.0000 0 105 570 9450 8250 line_buffer\001
    178 4 1 0 50 -1 0 8 0.0000 0 105 840 4200 2550 DCACHE_REQ\001
    179 4 1 0 50 -1 0 8 0.0000 0 90 825 8625 2550 DCACHE_RSP\001
     1514 1 0 100 -1 3 8 0.0000 0 105 600 6450 3900 RAM_TAG\001
     152-6
     1536 8700 3375 9750 4350
     1545 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9225.000 4087.500 9075 4200 9225 4275 9375 4200
     155        3 0 1.00 60.00 120.00
     1565 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9056.250 3825.000 9075 3675 8925 3750 8925 3900
     157        3 0 1.00 60.00 120.00
     1585 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9393.750 3825.000 9525 3900 9525 3750 9375 3675
     159        3 0 1.00 60.00 120.00
     1601 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9225 3600 150 150 9225 3600 9375 3600
     1611 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9525 4050 150 150 9525 4050 9675 4050
     1621 3 0 1 0 14 100 -1 20 0.000 1 0.0000 8925 4050 150 150 8925 4050 9075 4050
     163-6
     1646 7125 4275 7425 4425
     1656 7125 4275 7425 4425
     1666 7125 4275 7425 4425
     1676 7125 4275 7425 4425
     1682 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 3
     169         7125 4425 7275 4275 7425 4425
     1702 2 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 5
     171         7125 4425 7425 4425 7425 4275 7125 4275 7125 4425
     172-6
     173-6
     174-6
     175-6
     1761 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5550 4650 19 19 5550 4650 5531 4651
     1771 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5100 6000 19 19 5100 6000 5081 6001
     1781 3 0 1 0 7 100 -1 0 3.000 1 0.0000 4724 3750 19 19 4724 3750 4705 3751
     1791 3 0 1 0 7 100 -1 0 3.000 1 0.0000 7200 4650 19 19 7200 4650 7181 4651
     1801 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5325 4950 19 19 5325 4950 5306 4951
     1811 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5400 4800 19 19 5400 4800 5381 4801
     1821 3 0 1 0 7 100 -1 0 3.000 1 0.0000 7575 4350 19 19 7575 4350 7556 4351
     1831 3 0 1 0 7 100 -1 0 3.000 1 0.0000 7275 4875 19 19 7275 4875 7256 4876
     1842 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 3
     185        3 0 1.00 60.00 120.00
     186         6750 3375 7800 3375 7800 6150
     1872 1 2 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     188         6450 8250 6450 2550
     1892 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     190        3 0 1.00 60.00 120.00
     191         5550 4650 5550 6300
     1922 1 0 1 0 7 100 -1 20 0.000 0 0 -1 1 0 3
     193        3 0 1.00 60.00 120.00
     194         5400 6300 5400 6450 5850 6450
     1952 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     196         5625 6300 5250 6300
     1972 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 3
     198        3 0 1.00 60.00 120.00
     199         5100 6000 4650 6000 4650 6300
     2002 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 3
     201        3 0 1.00 60.00 120.00
     202         4725 3000 4725 4800 5850 4800
     2032 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     204        3 0 1.00 60.00 120.00
     205        3 0 1.00 60.00 120.00
     206         6150 3225 4050 3225 4050 3450
     2072 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     208        3 0 1.00 60.00 120.00
     209         4725 3750 5850 3750
     2102 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     211        3 0 1.00 60.00 120.00
     212         5850 3825 4425 3825
     2132 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     214         4800 3000 4500 3000
     2152 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     216        3 0 1.00 60.00 120.00
     217         4650 2700 4650 3000
     2182 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 3
     219        3 0 1.00 60.00 120.00
     220         4575 3000 4575 3750 4425 3750
     2212 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 4
     222        3 0 1.00 60.00 120.00
     223        3 0 1.00 60.00 120.00
     224         3900 3450 3900 3150 4500 3150 4500 3000
     2252 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     226        3 0 1.00 60.00 120.00
     227        3 0 1.00 60.00 120.00
     228         3675 4425 3675 6375 4500 6375
     2292 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 4
     230        3 0 1.00 60.00 120.00
     231         5850 6525 5100 6525 5100 3375 6150 3375
     2322 1 1 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     233         8850 2700 4050 2700
     2342 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 5
     235        3 0 1.00 60.00 120.00
     236         4725 6900 4725 7200 5100 7200 5100 6675 5850 6675
     2372 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     238        3 0 1.00 60.00 120.00
     239         5850 6750 5400 6750 5400 7950
     2402 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     241        3 0 1.00 60.00 120.00
     242        3 0 1.00 60.00 120.00
     243         5250 7950 5250 7800 4500 7800
     2442 1 1 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     245         8850 8100 4050 8100
     2462 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     247        3 0 1.00 60.00 120.00
     248         8175 6300 8175 6000 7950 6000 7950 6150
     2492 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
     250         6750 7575 7950 7575 7950 7425 6750 7425 6750 7575
     2512 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     252        3 0 1.00 60.00 120.00
     253         8175 7950 8175 7800 7350 7800 7350 7575
     2542 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     255        3 0 1.00 60.00 120.00
     256         7350 7425 7350 7275 8175 7275 8175 7050
     2572 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 0 0 2
     258         8100 7050 8400 7050
     2592 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 2
     260        3 0 1.00 60.00 120.00
     261         8250 7050 8250 6900
     2622 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 0 0 2
     263         8100 7950 8400 7950
     2642 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 2
     265        3 0 1.00 60.00 120.00
     266         8250 8250 8250 7950
     2672 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     268        3 0 1.00 60.00 120.00
     269        3 0 1.00 60.00 120.00
     270         8475 7950 8475 7650 8700 7650
     2712 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     272        3 0 1.00 60.00 120.00
     273        3 0 1.00 60.00 120.00
     274         8475 7050 8475 7350 8700 7350
     2752 1 0 1 0 7 100 -1 20 0.000 0 0 -1 1 0 2
     276        3 0 1.00 60.00 120.00
     277         8325 7950 8325 7050
     2782 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 2
     279         5175 7950 5475 7950
     2802 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     281        3 0 1.00 60.00 120.00
     282         8325 6300 8325 2850
     2832 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     284        3 0 1.00 60.00 120.00
     285         8250 2850 8250 2550
     2862 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 2
     287         8400 2850 8100 2850
     2882 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 3
     289        3 0 1.00 60.00 120.00
     290         7050 6450 7350 6450 7350 4425
     2912 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     292        3 0 1.00 60.00 120.00
     293         7575 4350 7575 6225 7725 6225
     2942 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     295        3 0 1.00 60.00 120.00
     296         7200 4650 7200 4425
     2972 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     298        3 0 1.00 60.00 120.00
     299         7875 6300 7875 6525 7050 6525
     3002 1 2 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     301         3300 6600 9900 6600
     3022 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     303        3 0 1.00 60.00 120.00
     304        3 0 1.00 60.00 120.00
     305         3975 7125 3975 6825 4500 6825
     3062 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 4
     307        3 0 1.00 60.00 120.00
     308         7275 4275 7275 4200 8175 4200 8175 2850
     3092 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 4
     310        3 0 1.00 60.00 120.00
     311         5850 4050 5550 4050 5550 4650 5850 4650
     3122 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     313        3 0 1.00 60.00 120.00
     314         8250 6300 8250 4650 7050 4650
     3152 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     316        3 0 1.00 60.00 120.00
     317         5325 4950 5325 6300
     3182 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 3
     319        3 0 1.00 60.00 120.00
     320         4650 3000 4650 4950 5850 4950
     3212 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     322        3 0 1.00 60.00 120.00
     323         5400 4800 5400 6300
     3242 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     325        3 0 1.00 60.00 120.00
     326         5325 7950 5325 8250
     3272 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     328        3 0 1.00 60.00 120.00
     329         7050 6375 7275 6375 7275 4875 7050 4875
     3302 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     331        3 0 1.00 60.00 120.00
     332        3 0 1.00 60.00 120.00
     333         8400 6375 9450 6375 9450 4500
     3342 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 2
     335        3 0 1.00 60.00 120.00
     336         8700 4350 7425 4350
     3372 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 4
     338        3 0 1.00 60.00 120.00
     339        3 0 1.00 60.00 120.00
     340         8550 2850 8550 3075 9450 3075 9450 3450
     3412 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     342        3 0 1.00 60.00 120.00
     343        3 0 1.00 60.00 120.00
     344         9000 3450 9000 3225 6750 3225
     3454 1 0 100 -1 0 8 0.0000 0 105 1095 6450 3075 QUEUE_READ_HIT\001
     3464 2 0 100 -1 0 6 0.0000 4 60 210 5025 6150 index\001
     3474 0 0 100 -1 0 6 0.0000 4 60 270 4800 3150 address\001
     3484 2 0 100 -1 0 6 0.0000 4 60 165 4575 4950 data\001
     3494 2 0 100 -1 0 6 0.0000 4 90 165 4500 3600 type\001
     3504 2 0 100 -1 0 6 0.0000 4 75 345 4425 3075 val - ack\001
     3514 1 0 100 -1 2 10 0.0000 0 105 300 6450 2400 CPU\001
     3524 1 0 100 -1 0 6 0.0000 4 75 345 5550 3150 val - ack\001
     3534 1 0 100 -1 2 10 0.0000 0 105 1245 6450 8400 VCI Interconnect\001
     3544 2 0 100 -1 0 6 0.0000 4 60 165 8100 7875 data\001
     3554 1 0 100 -1 0 8 0.0000 0 105 570 7350 7500 line_buffer\001
     3564 0 0 100 -1 0 6 0.0000 4 45 180 8400 7500 error\001
     3574 0 0 100 -1 0 6 0.0000 4 75 345 8550 7275 val - ack\001
     3584 0 0 100 -1 0 6 0.0000 4 75 345 8550 8025 val - ack\001
     3594 1 0 100 -1 0 8 0.0000 0 90 525 8250 8400 VCI_RSP\001
     3604 0 0 100 -1 0 6 0.0000 4 75 345 4500 7950 val - ack\001
     3614 2 0 100 -1 0 6 0.0000 4 75 150 8175 4800 line\001
     3624 2 0 100 -1 0 6 0.0000 4 60 165 8100 3000 data\001
     3634 2 0 100 -1 0 6 0.0000 4 45 180 8250 4500 error\001
     3644 2 0 100 -1 0 6 0.0000 4 60 210 7800 6450 index\001
     3654 2 0 100 -1 0 6 0.0000 4 60 210 5025 7125 index\001
     3664 2 0 100 -1 0 8 0.0000 0 105 735 4425 6750 QUEUE_REQ\001
     3674 0 0 100 -1 0 6 0.0000 4 75 345 4050 6975 val - ack\001
     3684 0 0 100 -1 0 6 0.0000 4 75 345 3675 6525 val - ack\001
     3694 0 0 100 -1 3 8 0.0000 0 105 690 8475 6750 QUEUE_RSP\001
     3704 1 0 100 -1 3 8 0.0000 0 105 795 8250 2475 DCACHE_RSP\001
     3714 1 0 100 -1 3 8 0.0000 0 105 825 4650 2550 DCACHE_REQ\001
     3724 2 0 100 -1 3 8 0.0000 0 105 810 3450 7650 FSM_VCI_REQ\001
     3734 2 0 100 -1 3 8 0.0000 0 105 1140 3450 3975 FSM_DCACHE_REQ\001
     3744 0 0 100 -1 3 8 0.0000 0 105 780 9750 7650 FSM_VCI_RSP\001
     3754 0 0 100 -1 3 8 0.0000 0 105 1110 9750 3975 FSM_DCACHE_RSP\001
     3764 0 0 100 -1 0 6 0.0000 4 75 345 8625 3000 val - ack\001
     3774 2 0 100 -1 0 6 0.0000 4 60 120 5400 3900 Hit\001
     3784 0 0 100 -1 0 6 0.0000 4 75 180 5625 4350 bank\001
     3794 1 0 100 -1 0 8 0.0000 0 105 540 5325 8400 VCI_REQ\001
     3804 2 0 100 -1 0 6 0.0000 4 75 345 9375 6300 val - ack\001
     3814 2 0 100 -1 0 6 0.0000 4 90 285 8700 4275 priority\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_overview_basic.fig

    r44 r45  
    88-2
    991200 2
    10 6 4050 5700 4350 6300
    11 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
    12          4050 5700 4050 6300 4350 6300 4350 5700
    13 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    14          4350 6150 4050 6150
    15 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    16          4350 6000 4050 6000
    17 -6
    18 6 8550 5700 8850 6300
    19 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
    20          8550 6300 8550 5700 8850 5700 8850 6300
    21 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    22          8850 5850 8550 5850
    23 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
    24          8850 6000 8550 6000
     106 6900 3750 10500 6150
     116 9675 4275 10500 4950
     126 9900 4500 10500 4950
     131 1 0 1 0 7 101 -1 20 0.000 1 0.0000 10200 4725 225 150 10200 4725 10425 4575
     144 1 0 101 -1 0 8 0.0000 0 90 345 10200 4725 Victim\001
     15-6
     162 1 0 1 0 7 101 -1 -1 4.000 0 0 -1 1 0 2
     17        3 0 1.00 60.00 120.00
     18         9975 4575 9675 4275
     19-6
     202 1 0 1 0 7 101 -1 -1 4.000 0 0 -1 1 0 2
     21        3 0 1.00 60.00 120.00
     22         8700 3825 7050 3825
     232 1 0 1 0 7 101 -1 -1 4.000 0 0 -1 1 0 4
     24        3 0 1.00 60.00 120.00
     25         7275 4875 7650 4875 7650 3975 7050 3975
     264 2 0 101 -1 0 6 0.0000 4 60 270 7200 6150 address\001
    2527-6
    26286 6150 3150 6750 3450
    27 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 4
     292 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 4
    2830         6150 3450 6750 3450 6750 3150 6150 3150
    29 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     312 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
    3032         6600 3150 6600 3450
    31 2 1 0 1 0 11 50 -1 20 0.000 0 0 -1 0 0 2
     332 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
    3234         6450 3150 6450 3450
    3335-6
    34 6 7500 6750 8550 7725
    35 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8025.000 7462.500 7875 7575 8025 7650 8175 7575
    36         3 0 1.00 60.00 120.00
    37 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8193.750 7200.000 8325 7275 8325 7125 8175 7050
    38         3 0 1.00 60.00 120.00
    39 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 7856.250 7200.000 7875 7050 7725 7125 7725 7275
    40         3 0 1.00 60.00 120.00
    41 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8025 6975 150 150 8025 6975 8175 6975
    42 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8325 7425 150 150 8325 7425 8475 7425
    43 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 7725 7425 150 150 7725 7425 7875 7425
    44 -6
    45 6 4350 6750 5400 7725
    46 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 5043.750 7200.000 5175 7275 5175 7125 5025 7050
    47         3 0 1.00 60.00 120.00
    48 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4875.000 7462.500 4725 7575 4875 7650 5025 7575
    49         3 0 1.00 60.00 120.00
    50 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4706.250 7200.000 4725 7050 4575 7125 4575 7275
    51         3 0 1.00 60.00 120.00
    52 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4875 6975 150 150 4875 6975 5025 6975
    53 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 5175 7425 150 150 5175 7425 5325 7425
    54 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4575 7425 150 150 4575 7425 4725 7425
    55 -6
    56 6 4350 3450 5400 4425
    57 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4875.000 4162.500 4725 4275 4875 4350 5025 4275
    58         3 0 1.00 60.00 120.00
    59 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 5043.750 3900.000 5175 3975 5175 3825 5025 3750
    60         3 0 1.00 60.00 120.00
    61 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 4706.250 3900.000 4725 3750 4575 3825 4575 3975
    62         3 0 1.00 60.00 120.00
    63 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4875 3675 150 150 4875 3675 5025 3675
    64 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 5175 4125 150 150 5175 4125 5325 4125
    65 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 4575 4125 150 150 4575 4125 4725 4125
    66 -6
    67 6 7500 3450 8550 4425
    68 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8025.000 4162.500 7875 4275 8025 4350 8175 4275
    69         3 0 1.00 60.00 120.00
    70 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 7856.250 3900.000 7875 3750 7725 3825 7725 3975
    71         3 0 1.00 60.00 120.00
    72 5 1 0 1 0 14 50 -1 -1 0.000 0 1 1 0 8193.750 3900.000 8325 3975 8325 3825 8175 3750
    73         3 0 1.00 60.00 120.00
    74 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8025 3675 150 150 8025 3675 8175 3675
    75 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 8325 4125 150 150 8325 4125 8475 4125
    76 1 3 0 1 0 14 50 -1 20 0.000 1 0.0000 7725 4125 150 150 7725 4125 7875 4125
    77 -6
    78 1 1 0 1 0 7 50 -1 20 0.000 1 0.0000 4875 4800 375 150 4875 4800 5250 4650
    79 1 1 0 1 0 7 50 -1 20 0.000 1 0.0000 7875 5250 375 150 7875 5250 8250 5100
    80 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    81         3 0 1.00 60.00 120.00
    82          5850 4800 5250 4800
    83 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    84         3 0 1.00 60.00 120.00
    85          4200 3300 6150 3300
    86 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    87         3 0 1.00 60.00 120.00
    88          4875 4650 4875 4425
    89 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    90         3 0 1.00 60.00 120.00
    91          4200 2700 4200 5700
    92 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    93         3 0 1.00 60.00 120.00
    94          4200 6300 4200 7800
    95 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    96         3 0 1.00 60.00 120.00
    97          4200 5400 5850 5850
    98 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    99         3 0 1.00 60.00 120.00
    100          5850 6150 4200 6600
    101 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    102         3 0 1.00 60.00 120.00
    103          8700 7800 8700 6300
    104 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    105         3 0 1.00 60.00 120.00
    106          8700 5700 8700 4800 7050 4800
    107 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    108         3 0 1.00 60.00 120.00
    109          7875 5100 7875 4800
    110 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    111         3 0 1.00 60.00 120.00
    112          8700 4800 8700 3075
    113 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    114         3 0 1.00 60.00 120.00
    115          6750 3300 8550 3300 8550 3075
    116 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
    117          8475 3075 8775 3075 8775 2925 8475 2925 8475 3075
    118 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    119         3 0 1.00 60.00 120.00
    120          8625 2925 8625 2700
    121 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3
    122          8475 3075 8625 2925 8775 3075
    123 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    124         3 0 1.00 60.00 120.00
    125          7050 5850 8700 5400
    126 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    127         3 0 1.00 60.00 120.00
    128          7350 4800 7350 3900 7050 3900
    129 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    130         3 0 1.00 60.00 120.00
    131          5850 3900 5550 3900 5550 3300
    132 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
     366 3450 3450 4500 4425
     375 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3975.000 4162.500 3825 4275 3975 4350 4125 4275
     38        3 0 1.00 60.00 120.00
     395 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 4143.750 3900.000 4275 3975 4275 3825 4125 3750
     40        3 0 1.00 60.00 120.00
     415 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3806.250 3900.000 3825 3750 3675 3825 3675 3975
     42        3 0 1.00 60.00 120.00
     431 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3975 3675 150 150 3975 3675 4125 3675
     441 3 0 1 0 14 100 -1 20 0.000 1 0.0000 4275 4125 150 150 4275 4125 4425 4125
     451 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3675 4125 150 150 3675 4125 3825 4125
     46-6
     476 4500 6300 4800 6900
     486 4500 6300 4800 6900
     492 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 4
     50         4500 6300 4500 6900 4800 6900 4800 6300
     512 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     52         4800 6750 4500 6750
     532 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     54         4800 6600 4500 6600
     55-6
     56-6
     576 8100 6300 8400 6900
     582 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 4
     59         8100 6900 8100 6300 8400 6300 8400 6900
     602 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     61         8400 6450 8100 6450
     622 1 0 1 0 11 100 -1 20 0.000 0 0 -1 0 0 2
     63         8400 6600 8100 6600
     64-6
     656 8700 7125 9750 8100
     665 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9225.000 7837.500 9075 7950 9225 8025 9375 7950
     67        3 0 1.00 60.00 120.00
     685 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9393.750 7575.000 9525 7650 9525 7500 9375 7425
     69        3 0 1.00 60.00 120.00
     705 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9056.250 7575.000 9075 7425 8925 7500 8925 7650
     71        3 0 1.00 60.00 120.00
     721 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9225 7350 150 150 9225 7350 9375 7350
     731 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9525 7800 150 150 9525 7800 9675 7800
     741 3 0 1 0 14 100 -1 20 0.000 1 0.0000 8925 7800 150 150 8925 7800 9075 7800
     75-6
     766 3450 7125 4500 8100
     775 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 4143.750 7575.000 4275 7650 4275 7500 4125 7425
     78        3 0 1.00 60.00 120.00
     795 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3975.000 7837.500 3825 7950 3975 8025 4125 7950
     80        3 0 1.00 60.00 120.00
     815 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 3806.250 7575.000 3825 7425 3675 7500 3675 7650
     82        3 0 1.00 60.00 120.00
     831 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3975 7350 150 150 3975 7350 4125 7350
     841 3 0 1 0 14 100 -1 20 0.000 1 0.0000 4275 7800 150 150 4275 7800 4425 7800
     851 3 0 1 0 14 100 -1 20 0.000 1 0.0000 3675 7800 150 150 3675 7800 3825 7800
     86-6
     876 7725 6150 8025 6300
     886 7725 6150 8025 6300
     896 7725 6150 8025 6300
     906 7725 6150 8025 6300
     912 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 3
     92         8025 6150 7875 6300 7725 6150
     932 2 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 5
     94         8025 6150 7725 6150 7725 6300 8025 6300 8025 6150
     95-6
     96-6
     97-6
     98-6
     996 5850 6300 7050 6900
     1002 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
     101         5850 6900 7050 6900 7050 6300 5850 6300 5850 6900
     1024 1 0 100 -1 3 8 0.0000 0 105 630 6450 6600 RAM_INFO\001
     103-6
     1046 5850 4500 7050 5100
     1052 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
    133106         5850 5100 7050 5100 7050 4500 5850 4500 5850 5100
    134 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
     1074 1 0 100 -1 3 8 0.0000 0 105 690 6450 4800 RAM_DATA\001
     108-6
     1096 5850 3600 7050 4200
     1102 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
    135111         5850 4200 7050 4200 7050 3600 5850 3600 5850 4200
    136 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
    137          5850 6300 7050 6300 7050 5700 5850 5700 5850 6300
    138 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    139         3 0 1.00 60.00 120.00
    140          8700 7650 9450 7350
    141 2 2 0 1 0 27 50 -1 20 0.000 0 0 -1 0 0 5
    142          8850 7350 10050 7350 10050 7200 8850 7200 8850 7350
    143 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    144         3 0 1.00 60.00 120.00
    145          9450 7200 8700 6900
    146 4 1 0 50 -1 0 8 0.0000 0 75 285 4875 4800 HIT ?\001
    147 4 1 0 50 -1 0 8 0.0000 0 105 540 4200 8100 VCI_REQ\001
    148 4 1 0 50 -1 0 8 0.0000 0 90 525 8700 8100 VCI_RSP\001
    149 4 1 0 50 -1 0 8 0.0000 0 90 345 7875 5250 Victim\001
    150 4 1 0 50 -1 0 8 0.0000 0 105 840 4200 2550 DCACHE_REQ\001
    151 4 1 0 50 -1 0 8 0.0000 0 90 825 8625 2550 DCACHE_RSP\001
    152 4 1 0 50 -1 0 8 0.0000 0 105 870 4875 6750 FSM_VCI_REQ\001
    153 4 1 0 50 -1 0 8 0.0000 0 90 855 8025 6750 FSM_VCI_RSP\001
    154 4 1 0 50 -1 0 8 0.0000 0 105 1170 4875 3450 FSM_DCACHE_REQ\001
    155 4 1 0 50 -1 0 8 0.0000 0 90 1155 8025 3450 FSM_DCACHE_RSP\001
    156 4 1 0 50 -1 0 8 0.0000 0 90 615 6450 4800 RAM_TAG\001
    157 4 1 0 50 -1 0 8 0.0000 0 90 705 6450 3900 RAM_DATA\001
    158 4 1 0 50 -1 0 8 0.0000 0 105 1095 6450 3075 QUEUE_READ_HIT\001
    159 4 0 0 50 -1 0 8 0.0000 0 105 735 4425 6000 QUEUE_REQ\001
    160 4 2 0 50 -1 0 8 0.0000 0 105 720 8475 6000 QUEUE_RSP\001
    161 4 1 0 50 -1 0 8 0.0000 0 90 660 6450 6000 RAM_INFO\001
     1124 1 0 100 -1 3 8 0.0000 0 105 600 6450 3900 RAM_TAG\001
     113-6
     1146 8700 3375 9750 4350
     1155 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9225.000 4087.500 9075 4200 9225 4275 9375 4200
     116        3 0 1.00 60.00 120.00
     1175 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9056.250 3825.000 9075 3675 8925 3750 8925 3900
     118        3 0 1.00 60.00 120.00
     1195 1 0 1 0 14 100 -1 -1 0.000 0 1 1 0 9393.750 3825.000 9525 3900 9525 3750 9375 3675
     120        3 0 1.00 60.00 120.00
     1211 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9225 3600 150 150 9225 3600 9375 3600
     1221 3 0 1 0 14 100 -1 20 0.000 1 0.0000 9525 4050 150 150 9525 4050 9675 4050
     1231 3 0 1 0 14 100 -1 20 0.000 1 0.0000 8925 4050 150 150 8925 4050 9075 4050
     124-6
     1256 7125 4275 7425 4425
     1266 7125 4275 7425 4425
     1276 7125 4275 7425 4425
     1286 7125 4275 7425 4425
     1292 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 3
     130         7125 4425 7275 4275 7425 4425
     1312 2 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 5
     132         7125 4425 7425 4425 7425 4275 7125 4275 7125 4425
     133-6
     134-6
     135-6
     136-6
     1371 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5550 4650 19 19 5550 4650 5531 4651
     1381 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5100 6000 19 19 5100 6000 5081 6001
     1391 3 0 1 0 7 100 -1 0 3.000 1 0.0000 4724 3750 19 19 4724 3750 4705 3751
     1401 3 0 1 0 7 100 -1 0 3.000 1 0.0000 7200 4650 19 19 7200 4650 7181 4651
     1411 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5325 4950 19 19 5325 4950 5306 4951
     1421 3 0 1 0 7 100 -1 0 3.000 1 0.0000 5400 4800 19 19 5400 4800 5381 4801
     1431 3 0 1 0 7 100 -1 0 3.000 1 0.0000 7575 4350 19 19 7575 4350 7556 4351
     1441 3 0 1 0 7 100 -1 0 3.000 1 0.0000 7275 4875 19 19 7275 4875 7256 4876
     1452 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 3
     146        3 0 1.00 60.00 120.00
     147         6750 3375 7800 3375 7800 6150
     1482 1 2 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     149         6450 8250 6450 2550
     1502 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     151        3 0 1.00 60.00 120.00
     152         5550 4650 5550 6300
     1532 1 0 1 0 7 100 -1 20 0.000 0 0 -1 1 0 3
     154        3 0 1.00 60.00 120.00
     155         5400 6300 5400 6450 5850 6450
     1562 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     157         5625 6300 5250 6300
     1582 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 3
     159        3 0 1.00 60.00 120.00
     160         5100 6000 4650 6000 4650 6300
     1612 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 3
     162        3 0 1.00 60.00 120.00
     163         4725 3000 4725 4800 5850 4800
     1642 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     165        3 0 1.00 60.00 120.00
     166        3 0 1.00 60.00 120.00
     167         6150 3225 4050 3225 4050 3450
     1682 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     169        3 0 1.00 60.00 120.00
     170         4725 3750 5850 3750
     1712 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     172        3 0 1.00 60.00 120.00
     173         5850 3825 4425 3825
     1742 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     175         4800 3000 4500 3000
     1762 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     177        3 0 1.00 60.00 120.00
     178         4650 2700 4650 3000
     1792 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 3
     180        3 0 1.00 60.00 120.00
     181         4575 3000 4575 3750 4425 3750
     1822 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 4
     183        3 0 1.00 60.00 120.00
     184        3 0 1.00 60.00 120.00
     185         3900 3450 3900 3150 4500 3150 4500 3000
     1862 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     187        3 0 1.00 60.00 120.00
     188        3 0 1.00 60.00 120.00
     189         3675 4425 3675 6375 4500 6375
     1902 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 4
     191        3 0 1.00 60.00 120.00
     192         5850 6525 5100 6525 5100 3375 6150 3375
     1932 1 1 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     194         8850 2700 4050 2700
     1952 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 5
     196        3 0 1.00 60.00 120.00
     197         4725 6900 4725 7200 5100 7200 5100 6675 5850 6675
     1982 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     199        3 0 1.00 60.00 120.00
     200         5850 6750 5400 6750 5400 7950
     2012 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     202        3 0 1.00 60.00 120.00
     203        3 0 1.00 60.00 120.00
     204         5250 7950 5250 7800 4500 7800
     2052 1 1 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     206         8850 8100 4050 8100
     2072 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     208        3 0 1.00 60.00 120.00
     209         8175 6300 8175 6000 7950 6000 7950 6150
     2102 2 0 1 0 27 100 -1 20 0.000 0 0 -1 0 0 5
     211         6750 7575 7950 7575 7950 7425 6750 7425 6750 7575
     2122 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     213        3 0 1.00 60.00 120.00
     214         8175 7950 8175 7800 7350 7800 7350 7575
     2152 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     216        3 0 1.00 60.00 120.00
     217         7350 7425 7350 7275 8175 7275 8175 7050
     2182 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 0 0 2
     219         8100 7050 8400 7050
     2202 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 2
     221        3 0 1.00 60.00 120.00
     222         8250 7050 8250 6900
     2232 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 0 0 2
     224         8100 7950 8400 7950
     2252 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 2
     226        3 0 1.00 60.00 120.00
     227         8250 8250 8250 7950
     2282 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     229        3 0 1.00 60.00 120.00
     230        3 0 1.00 60.00 120.00
     231         8475 7950 8475 7650 8700 7650
     2322 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     233        3 0 1.00 60.00 120.00
     234        3 0 1.00 60.00 120.00
     235         8475 7050 8475 7350 8700 7350
     2362 1 0 1 0 7 100 -1 20 0.000 0 0 -1 1 0 2
     237        3 0 1.00 60.00 120.00
     238         8325 7950 8325 7050
     2392 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 2
     240         5175 7950 5475 7950
     2412 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     242        3 0 1.00 60.00 120.00
     243         8325 6300 8325 2850
     2442 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     245        3 0 1.00 60.00 120.00
     246         8250 2850 8250 2550
     2472 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 0 0 2
     248         8400 2850 8100 2850
     2492 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 3
     250        3 0 1.00 60.00 120.00
     251         7050 6450 7350 6450 7350 4425
     2522 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     253        3 0 1.00 60.00 120.00
     254         7575 4350 7575 6225 7725 6225
     2552 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     256        3 0 1.00 60.00 120.00
     257         7200 4650 7200 4425
     2582 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     259        3 0 1.00 60.00 120.00
     260         7875 6300 7875 6525 7050 6525
     2612 1 2 1 0 7 100 -1 -1 3.000 0 0 -1 0 0 2
     262         3300 6600 9900 6600
     2632 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     264        3 0 1.00 60.00 120.00
     265        3 0 1.00 60.00 120.00
     266         3975 7125 3975 6825 4500 6825
     2672 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 4
     268        3 0 1.00 60.00 120.00
     269         7275 4275 7275 4200 8175 4200 8175 2850
     2702 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 4
     271        3 0 1.00 60.00 120.00
     272         5850 4050 5550 4050 5550 4650 5850 4650
     2732 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 3
     274        3 0 1.00 60.00 120.00
     275         8250 6300 8250 4650 7050 4650
     2762 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     277        3 0 1.00 60.00 120.00
     278         5325 4950 5325 6300
     2792 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 3
     280        3 0 1.00 60.00 120.00
     281         4650 3000 4650 4950 5850 4950
     2822 1 0 1 0 7 100 -1 -1 3.000 0 0 -1 1 0 2
     283        3 0 1.00 60.00 120.00
     284         5400 4800 5400 6300
     2852 1 0 1 0 7 100 -1 -1 0.000 0 0 -1 1 0 2
     286        3 0 1.00 60.00 120.00
     287         5325 7950 5325 8250
     2882 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 4
     289        3 0 1.00 60.00 120.00
     290         7050 6375 7275 6375 7275 4875 7050 4875
     2912 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     292        3 0 1.00 60.00 120.00
     293        3 0 1.00 60.00 120.00
     294         8400 6375 9450 6375 9450 4500
     2952 1 0 1 0 7 100 -1 -1 4.000 0 0 -1 1 0 2
     296        3 0 1.00 60.00 120.00
     297         8700 4350 7425 4350
     2982 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 4
     299        3 0 1.00 60.00 120.00
     300        3 0 1.00 60.00 120.00
     301         8550 2850 8550 3075 9450 3075 9450 3450
     3022 1 3 1 0 7 100 -1 -1 4.000 0 0 -1 1 1 3
     303        3 0 1.00 60.00 120.00
     304        3 0 1.00 60.00 120.00
     305         9000 3450 9000 3225 6750 3225
     3064 1 0 100 -1 0 8 0.0000 0 105 1095 6450 3075 QUEUE_READ_HIT\001
     3074 2 0 100 -1 0 6 0.0000 4 60 210 5025 6150 index\001
     3084 0 0 100 -1 0 6 0.0000 4 60 270 4800 3150 address\001
     3094 2 0 100 -1 0 6 0.0000 4 60 165 4575 4950 data\001
     3104 2 0 100 -1 0 6 0.0000 4 90 165 4500 3600 type\001
     3114 2 0 100 -1 0 6 0.0000 4 75 345 4425 3075 val - ack\001
     3124 1 0 100 -1 2 10 0.0000 0 105 300 6450 2400 CPU\001
     3134 1 0 100 -1 0 6 0.0000 4 75 345 5550 3150 val - ack\001
     3144 1 0 100 -1 2 10 0.0000 0 105 1245 6450 8400 VCI Interconnect\001
     3154 2 0 100 -1 0 6 0.0000 4 60 165 8100 7875 data\001
     3164 1 0 100 -1 0 8 0.0000 0 105 570 7350 7500 line_buffer\001
     3174 0 0 100 -1 0 6 0.0000 4 45 180 8400 7500 error\001
     3184 0 0 100 -1 0 6 0.0000 4 75 345 8550 7275 val - ack\001
     3194 0 0 100 -1 0 6 0.0000 4 75 345 8550 8025 val - ack\001
     3204 1 0 100 -1 0 8 0.0000 0 90 525 8250 8400 VCI_RSP\001
     3214 0 0 100 -1 0 6 0.0000 4 75 345 4500 7950 val - ack\001
     3224 2 0 100 -1 0 6 0.0000 4 75 150 8175 4800 line\001
     3234 2 0 100 -1 0 6 0.0000 4 60 165 8100 3000 data\001
     3244 2 0 100 -1 0 6 0.0000 4 45 180 8250 4500 error\001
     3254 2 0 100 -1 0 6 0.0000 4 60 210 7800 6450 index\001
     3264 2 0 100 -1 0 6 0.0000 4 60 210 5025 7125 index\001
     3274 2 0 100 -1 0 8 0.0000 0 105 735 4425 6750 QUEUE_REQ\001
     3284 0 0 100 -1 0 6 0.0000 4 75 345 4050 6975 val - ack\001
     3294 0 0 100 -1 0 6 0.0000 4 75 345 3675 6525 val - ack\001
     3304 0 0 100 -1 3 8 0.0000 0 105 690 8475 6750 QUEUE_RSP\001
     3314 1 0 100 -1 3 8 0.0000 0 105 795 8250 2475 DCACHE_RSP\001
     3324 1 0 100 -1 3 8 0.0000 0 105 825 4650 2550 DCACHE_REQ\001
     3334 2 0 100 -1 3 8 0.0000 0 105 810 3450 7650 FSM_VCI_REQ\001
     3344 2 0 100 -1 3 8 0.0000 0 105 1140 3450 3975 FSM_DCACHE_REQ\001
     3354 0 0 100 -1 3 8 0.0000 0 105 780 9750 7650 FSM_VCI_RSP\001
     3364 0 0 100 -1 3 8 0.0000 0 105 1110 9750 3975 FSM_DCACHE_RSP\001
     3374 0 0 100 -1 0 6 0.0000 4 75 345 8625 3000 val - ack\001
     3384 2 0 100 -1 0 6 0.0000 4 60 120 5400 3900 Hit\001
     3394 0 0 100 -1 0 6 0.0000 4 75 180 5625 4350 bank\001
     3404 1 0 100 -1 0 8 0.0000 0 105 540 5325 8400 VCI_REQ\001
     3414 2 0 100 -1 0 6 0.0000 4 75 345 9375 6300 val - ack\001
     3424 2 0 100 -1 0 6 0.0000 4 90 285 8700 4275 priority\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_pipeline.fig

    r44 r45  
    88-2
    991200 2
    10 6 4500 3600 9300 4050
    11 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    12          5100 3600 5100 4050 4500 4050 4500 3600 5100 3600
    13 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    14          5700 3600 5700 4050 5100 4050 5100 3600 5700 3600
    15 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    16          6300 3600 6300 4050 5700 4050 5700 3600 6300 3600
    17 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    18          7500 3600 7500 4050 6300 4050 6300 3600 7500 3600
    19 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    20          8700 3600 8700 4050 7500 4050 7500 3600 8700 3600
    21 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    22          9300 3600 9300 4050 8700 4050 8700 3600 9300 3600
    23 4 1 0 50 -1 0 8 0.0000 0 75 345 4800 3750 dcache\001
    24 4 1 0 50 -1 0 8 0.0000 0 105 375 4800 3975 request\001
    25 4 1 0 50 -1 0 8 0.0000 0 105 330 5400 3750 update\001
    26 4 1 0 50 -1 0 8 0.0000 0 75 285 5400 3975 status\001
    27 4 1 0 50 -1 0 8 0.0000 0 75 225 6000 3750 VCI\001
    28 4 1 0 50 -1 0 8 0.0000 0 105 375 6000 3975 request\001
    29 4 1 0 50 -1 0 8 0.0000 0 90 750 6900 3825 memory access\001
    30 4 1 0 50 -1 0 8 0.0000 0 75 225 8100 3750 VCI\001
    31 4 1 0 50 -1 0 8 0.0000 0 90 375 8100 3975 respons\001
    32 4 1 0 50 -1 0 8 0.0000 0 75 345 9000 3750 dcache\001
    33 4 1 0 50 -1 0 8 0.0000 0 90 375 9000 3975 respons\001
    34 -6
    35 6 8100 4200 8700 4650
    36 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    37          8700 4200 8700 4650 8100 4650 8100 4200 8700 4200
    38 4 1 0 50 -1 0 8 0.0000 0 75 345 8400 4350 dcache\001
    39 4 1 0 50 -1 0 8 0.0000 0 90 375 8400 4575 respons\001
    40 -6
    41 6 4500 3000 5700 3450
    42 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    43          5100 3000 5100 3450 4500 3450 4500 3000 5100 3000
    44 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    45          5700 3000 5700 3450 5100 3450 5100 3000 5700 3000
    46 4 1 0 50 -1 0 8 0.0000 0 75 345 4800 3150 dcache\001
    47 4 1 0 50 -1 0 8 0.0000 0 105 375 4800 3375 request\001
    48 4 1 0 50 -1 0 8 0.0000 0 75 345 5400 3150 dcache\001
    49 4 1 0 50 -1 0 8 0.0000 0 90 375 5400 3375 respons\001
    50 -6
    51106 4500 5400 5700 5850
    52112 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    … …  
    6221         5100 4200 5100 4650 4500 4650 4500 4200 5100 4200
    63222 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    64          5700 4200 5700 4650 5100 4650 5100 4200 5700 4200
    65 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    66          6300 4200 6300 4650 5700 4650 5700 4200 6300 4200
    67 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    68          7500 4200 7500 4650 6300 4650 6300 4200 7500 4200
    69 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    70          8100 4200 8100 4650 7500 4650 7500 4200 8100 4200
    71 2 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    7223         5100 4800 5100 5250 4500 5250 4500 4800 5100 4800
    73242 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
    7425         5700 4800 5700 5250 5100 5250 5100 4800 5700 4800
    75 2 1 0 1 0 29 50 -1 20 0.000 0 0 -1 0 0 2
    76          5100 5025 5700 5025
     262 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     27         5100 3600 5100 4050 4500 4050 4500 3600 5100 3600
     282 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     29         5700 4200 5700 4650 5100 4650 5100 4200 5700 4200
     302 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     31         6900 4200 6900 4650 5700 4650 5700 4200 6900 4200
     322 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     33         7500 4200 7500 4650 6900 4650 6900 4200 7500 4200
     342 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     35         5700 3600 5700 4050 5100 4050 5100 3600 5700 3600
     362 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     37         6900 3600 6900 4050 5700 4050 5700 3600 6900 3600
     382 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     39         8100 3600 8100 4050 6900 4050 6900 3600 8100 3600
     402 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     41         8700 3600 8700 4050 8100 4050 8100 3600 8700 3600
     422 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     43         5100 3000 5100 3450 4500 3450 4500 3000 5100 3000
     442 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     45         5700 3000 5700 3450 5100 3450 5100 3000 5700 3000
     462 4 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 5
     47         8100 4200 8100 4650 7500 4650 7500 4200 8100 4200
    77484 2 0 50 -1 0 8 0.0000 0 90 525 4200 3300 Read - Hit\001
    78494 2 0 50 -1 0 8 0.0000 0 90 600 4200 3900 Read - Miss\001
    79504 1 0 50 -1 0 8 0.0000 0 75 345 4800 4350 dcache\001
    80514 1 0 50 -1 0 8 0.0000 0 105 375 4800 4575 request\001
    81 4 1 0 50 -1 0 8 0.0000 0 105 330 5400 4350 update\001
    82 4 1 0 50 -1 0 8 0.0000 0 75 285 5400 4575 status\001
    83 4 1 0 50 -1 0 8 0.0000 0 75 225 6000 4350 VCI\001
    84 4 1 0 50 -1 0 8 0.0000 0 105 375 6000 4575 request\001
    85 4 1 0 50 -1 0 8 0.0000 0 90 750 6900 4425 memory access\001
    86 4 1 0 50 -1 0 8 0.0000 0 75 225 7800 4350 VCI\001
    87 4 1 0 50 -1 0 8 0.0000 0 90 375 7800 4575 respons\001
    88524 2 0 50 -1 0 8 0.0000 0 90 570 4200 4350 Write - Hit\001
    89534 2 0 50 -1 0 8 0.0000 0 90 645 4200 4575 Write - Miss\001
    … …  
    94584 2 0 50 -1 0 8 0.0000 0 75 255 4200 5550 Lock\001
    95594 2 0 50 -1 0 8 0.0000 0 75 450 4200 5775 Prefetch\001
    96 4 1 0 50 -1 0 8 0.0000 0 105 330 5400 4875 update\001
    97 4 1 0 50 -1 0 8 0.0000 0 90 375 5400 5250 respons\001
    98 4 1 0 50 -1 0 8 0.0000 0 75 345 5400 5175 dcache\001
    99 4 1 0 50 -1 0 8 0.0000 0 75 285 5400 4950 status\001
     604 1 0 50 -1 0 8 0.0000 0 75 345 5400 4950 dcache\001
     614 1 0 50 -1 0 8 0.0000 0 90 375 5400 5175 respons\001
     624 1 0 50 -1 0 8 0.0000 0 75 345 4800 3750 dcache\001
     634 1 0 50 -1 0 8 0.0000 0 105 375 4800 3975 request\001
     644 1 0 50 -1 0 8 0.0000 0 75 225 5400 4350 VCI\001
     654 1 0 50 -1 0 8 0.0000 0 105 375 5400 4575 request\001
     664 1 0 50 -1 0 8 0.0000 0 90 750 6300 4425 memory access\001
     674 1 0 50 -1 0 8 0.0000 0 75 225 7200 4350 VCI\001
     684 1 0 50 -1 0 8 0.0000 0 90 375 7200 4575 respons\001
     694 1 0 50 -1 0 8 0.0000 0 75 225 5400 3750 VCI\001
     704 1 0 50 -1 0 8 0.0000 0 105 375 5400 3975 request\001
     714 1 0 50 -1 0 8 0.0000 0 90 750 6300 3825 memory access\001
     724 1 0 50 -1 0 8 0.0000 0 75 225 7500 3750 VCI\001
     734 1 0 50 -1 0 8 0.0000 0 90 375 7500 3975 respons\001
     744 1 0 50 -1 0 8 0.0000 0 75 345 8400 3750 dcache\001
     754 1 0 50 -1 0 8 0.0000 0 90 375 8400 3975 respons\001
     764 1 0 50 -1 0 8 0.0000 0 75 345 4800 3150 dcache\001
     774 1 0 50 -1 0 8 0.0000 0 105 375 4800 3375 request\001
     784 1 0 50 -1 0 8 0.0000 0 75 345 5400 3150 dcache\001
     794 1 0 50 -1 0 8 0.0000 0 90 375 5400 3375 respons\001
     804 1 0 50 -1 0 8 0.0000 0 75 345 7800 4350 dcache\001
     814 1 0 50 -1 0 8 0.0000 0 90 375 7800 4575 respons\001

  • trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/CACHE_protocole.fig

    r42 r45  
    33Center
    44Inches
    5 Letter 
    6 100.00
     5A4     
     696.00
    77Single
    88-2
    991200 2
    10 6 2625 3750 6525 4650
     106 9600 6150 10800 6450
     112 4 0 1 0 4 50 -1 20 0.000 0 0 7 0 0 5
     12         9600 6450 9600 6150 10800 6150 10800 6450 9600 6450
     134 1 0 50 -1 0 8 0.0000 0 120 930 10200 6300 lock_by_write = 1\001
     14-6
     156 9600 8700 10800 9000
     162 4 0 1 0 14 50 -1 20 0.000 0 0 7 0 0 5
     17         9600 9000 9600 8700 10800 8700 10800 9000 9600 9000
     184 1 0 50 -1 0 8 0.0000 0 120 930 10200 8850 lock_by_write = 0\001
     19-6
    11206 4275 3750 5550 4350
    12212 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    … …  
    16254 0 0 50 -1 0 8 0.0000 0 60 120 5400 3975 no\001
    1726-6
    18 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    19         3 0 1.00 60.00 120.00
    20          5400 4050 6450 4050 6450 4650
    21 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    22         3 0 1.00 60.00 120.00
    23          4500 4050 2700 4050 2700 4650
    24 -6
    25 6 2625 6150 4275 7050
    26 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    27         3 0 1.00 60.00 120.00
    28          3000 6450 2700 6450 2700 7050
    29 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    30         3 0 1.00 60.00 120.00
    31          3900 6450 4200 6450 4200 7050
    32 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    33          3900 6450 3450 6150 3000 6450 3450 6750 3900 6450
    34 4 2 0 50 -1 0 8 0.0000 0 90 165 3000 6375 yes\001
    35 4 0 0 50 -1 0 8 0.0000 0 60 120 3900 6375 no\001
    36 4 1 0 50 -1 0 8 0.0000 0 75 225 3450 6375 lock\001
    37 4 1 0 50 -1 0 8 0.0000 0 105 435 3450 6525 by read ?\001
    38 -6
    39 6 8625 4650 10275 5550
    40 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    41         3 0 1.00 60.00 120.00
    42          9000 4950 8700 4950 8700 5550
    43 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    44         3 0 1.00 60.00 120.00
    45          9900 4950 10200 4950 10200 5550
     276 9600 8100 10800 8400
     282 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     29         9600 8400 9600 8100 10800 8100 10800 8400 9600 8400
     304 1 0 50 -1 0 8 0.0000 0 120 615 10200 8250 wait respons\001
     31-6
     326 11100 8100 12300 8400
     332 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     34         11100 8400 11100 8100 12300 8100 12300 8400 11100 8400
     354 1 0 50 -1 0 8 0.0000 0 120 615 11700 8250 wait respons\001
     36-6
     376 9600 7350 10800 7800
     382 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     39         9600 7800 9600 7350 10800 7350 10800 7800 9600 7800
     404 1 0 50 -1 0 8 0.0000 0 90 420 10200 7500 write in \001
     414 1 0 50 -1 0 8 0.0000 0 105 735 10200 7725 QUEUE_REQ\001
     42-6
     436 9600 6750 10800 7050
     442 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     45         9600 7050 9600 6750 10800 6750 10800 7050 9600 7050
     464 1 0 50 -1 0 8 0.0000 0 105 1005 10200 6900 write RAM_DATA\001
     47-6
     486 11100 7350 12300 7800
     492 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     50         11100 7800 11100 7350 12300 7350 12300 7800 11100 7800
     514 1 0 50 -1 0 8 0.0000 0 105 735 11700 7725 QUEUE_REQ\001
     524 1 0 50 -1 0 8 0.0000 0 90 420 11700 7500 write in \001
     53-6
     546 5775 4650 7050 5250
     552 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
     56         6900 4950 6450 4650 6000 4950 6450 5250 6900 4950
     574 1 0 50 -1 0 8 0.0000 0 90 240 6450 4875 valid\001
     584 1 0 50 -1 0 8 0.0000 0 90 390 6450 5025 victim ?\001
     594 0 0 50 -1 0 8 0.0000 0 60 120 6900 4875 no\001
     604 2 0 50 -1 0 8 0.0000 0 90 165 6000 4875 yes\001
     61-6
     626 9000 4650 9900 5250
    46632 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    4764         9900 4950 9450 4650 9000 4950 9450 5250 9900 4950
    48 4 2 0 50 -1 0 8 0.0000 0 90 165 9000 4875 yes\001
    49 4 0 0 50 -1 0 8 0.0000 0 60 120 9900 4875 no\001
    50 4 1 0 50 -1 0 8 0.0000 0 75 225 9450 4875 lock\001
    51 4 1 0 50 -1 0 8 0.0000 0 105 435 9450 5025 by read ?\001
    52 -6
    53 6 9600 8100 10800 8400
    54 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    55          9600 8400 9600 8100 10800 8100 10800 8400 9600 8400
    56 4 1 0 50 -1 0 8 0.0000 0 105 1005 10200 8250 write RAM_DATA\001
    57 -6
    58 6 9600 6450 10800 8100
    59 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    60         3 0 1.00 60.00 120.00
    61          10200 6450 10200 6750
    62 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    63          9600 7200 9600 6750 10800 6750 10800 7200 9600 7200
    64 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    65         3 0 1.00 60.00 120.00
    66          10200 7200 10200 7500
    67 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    68          9600 7800 9600 7500 10800 7500 10800 7800 9600 7800
    69 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    70         3 0 1.00 60.00 120.00
    71          10200 7800 10200 8100
    72 4 1 0 50 -1 0 8 0.0000 0 90 420 10200 6900 write in \001
    73 4 1 0 50 -1 0 8 0.0000 0 105 735 10200 7125 QUEUE_REQ\001
    74 4 1 0 50 -1 0 8 0.0000 0 120 615 10200 7650 wait respons\001
    75 -6
    76 6 10275 3750 11550 4350
    77 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    78          11400 4050 10950 3750 10500 4050 10950 4350 11400 4050
    79 4 1 0 50 -1 0 8 0.0000 0 90 240 10950 4050 Hit ?\001
    80 4 2 0 50 -1 0 8 0.0000 0 90 165 10500 3975 yes\001
    81 4 0 0 50 -1 0 8 0.0000 0 60 120 11400 3975 no\001
    82 -6
    83 6 11100 6750 12300 7200
    84 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    85          11100 7200 11100 6750 12300 6750 12300 7200 11100 7200
    86 4 1 0 50 -1 0 8 0.0000 0 105 735 11700 7125 QUEUE_REQ\001
    87 4 1 0 50 -1 0 8 0.0000 0 90 420 11700 6900 write in \001
    88 -6
    89 6 11100 7500 12300 7800
    90 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    91          11100 7800 11100 7500 12300 7500 12300 7800 11100 7800
    92 4 1 0 50 -1 0 8 0.0000 0 120 615 11700 7650 wait respons\001
    93 -6
     654 1 0 50 -1 0 8 0.0000 0 90 720 9450 5025 read or write ?\001
     664 1 0 50 -1 0 8 0.0000 0 105 375 9450 4875 lock by\001
     67-6
     686 2100 5550 3300 9300
     696 2100 5550 3300 5850
     702 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     71         2100 5850 2100 5550 3300 5550 3300 5850 2100 5850
     724 1 0 50 -1 0 8 0.0000 0 105 585 2700 5700 req_ack = 0\001
     73-6
     742 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     75        3 0 1.00 60.00 120.00
     76         2700 5850 2700 9300
     77-6
     786 2775 4650 4050 5250
     792 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
     80         3900 4950 3450 4650 3000 4950 3450 5250 3900 4950
     814 0 0 50 -1 0 8 0.0000 0 60 120 3900 4875 no\001
     824 2 0 50 -1 0 8 0.0000 0 90 165 3000 4875 yes\001
     834 1 0 50 -1 0 8 0.0000 0 105 375 3450 4875 lock by\001
     844 1 0 50 -1 0 8 0.0000 0 75 285 3450 5025 read ?\001
     85-6
     866 3600 5550 4800 9300
     876 3600 7350 4800 7800
     882 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     89         3600 7800 3600 7350 4800 7350 4800 7800 3600 7800
     904 1 0 50 -1 0 8 0.0000 0 90 420 4200 7500 write in \001
     914 1 0 50 -1 0 8 0.0000 0 105 1095 4200 7725 QUEUE_READ_HIT\001
     92-6
     932 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
     94        3 0 1.00 60.00 120.00
     95         4200 7800 4200 9300
     962 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     97        3 0 1.00 60.00 120.00
     98         4200 5850 4200 6750
     992 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     100         3600 5850 3600 5550 4800 5550 4800 5850 3600 5850
     1012 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     102        3 0 1.00 60.00 120.00
     103         4200 7050 4200 7350
     1042 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     105         3600 7050 3600 6750 4800 6750 4800 7050 3600 7050
     1064 1 0 50 -1 0 8 0.0000 0 105 585 4200 5700 req_ack = 1\001
     1074 1 0 50 -1 0 8 0.0000 0 90 945 4200 6900 read RAM_DATA\001
     108-6
     1096 5100 5550 6300 9300
    941106 5100 6750 6300 7200
    951112 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    … …  
    102118         5100 8400 5100 8100 6300 8100 6300 8400 5100 8400
    1031194 1 0 50 -1 0 8 0.0000 0 105 1005 5700 8250 write RAM_DATA\001
    104 -6
    105 6 3600 7650 4800 8100
    106 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    107          3600 8100 3600 7650 4800 7650 4800 8100 3600 8100
    108 4 1 0 50 -1 0 8 0.0000 0 90 420 4200 7800 write in \001
    109 4 1 0 50 -1 0 8 0.0000 0 105 1095 4200 8025 QUEUE_READ_HIT\001
    110120-6
    1111216 5100 6150 6300 6450
    … …  
    1141244 1 0 50 -1 0 8 0.0000 0 105 870 5700 6300 lock_by_read = 1\001
    115125-6
    116 6 9600 6150 10800 6450
    117 2 4 0 1 0 4 50 -1 20 0.000 0 0 7 0 0 5
    118          9600 6450 9600 6150 10800 6150 10800 6450 9600 6450
    119 4 1 0 50 -1 0 8 0.0000 0 120 930 10200 6300 lock_by_write = 1\001
    120 -6
    121 6 11100 6150 12300 6450
     1262 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     127        3 0 1.00 60.00 120.00
     128         5700 9000 5700 9300
     1292 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     130        3 0 1.00 60.00 120.00
     131         5700 5850 5700 6150
     1322 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     133        3 0 1.00 60.00 120.00
     134         5700 6450 5700 6750
     1352 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     136        3 0 1.00 60.00 120.00
     137         5700 7200 5700 7500
     1382 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     139         5100 7800 5100 7500 6300 7500 6300 7800 5100 7800
     1402 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     141        3 0 1.00 60.00 120.00
     142         5700 7800 5700 8100
     1432 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     144        3 0 1.00 60.00 120.00
     145         5700 8400 5700 8700
     1462 4 0 1 0 14 50 -1 20 0.000 0 0 7 0 0 5
     147         5100 9000 5100 8700 6300 8700 6300 9000 5100 9000
     1482 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     149         5100 5850 5100 5550 6300 5550 6300 5850 5100 5850
     1504 1 0 50 -1 0 8 0.0000 0 105 585 5700 5700 req_ack = 1\001
     1514 1 0 50 -1 0 8 0.0000 0 120 615 5700 7650 wait respons\001
     1524 1 0 50 -1 0 8 0.0000 0 105 870 5700 8850 lock_by_read = 0\001
     153-6
     1546 6600 5550 7800 9300
     1552 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     156        3 0 1.00 60.00 120.00
     157         7200 5850 7200 9300
     1582 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     159         6600 5850 6600 5550 7800 5550 7800 5850 6600 5850
     1604 1 0 50 -1 0 8 0.0000 0 105 585 7200 5700 req_ack = 0\001
     161-6
     1622 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     163        3 0 1.00 60.00 120.00
     164         7500 3150 4950 3150 4950 3750
     1652 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
     166         8400 3150 7950 2850 7500 3150 7950 3450 8400 3150
     1672 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     168        3 0 1.00 60.00 120.00
     169         10200 5850 10200 6150
     1702 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     171        3 0 1.00 60.00 120.00
     172         10200 8400 10200 8700
     1732 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     174        3 0 1.00 60.00 120.00
     175         11400 4050 12450 4050 12450 4650
     1762 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     177        3 0 1.00 60.00 120.00
     178         10500 4050 9450 4050 9450 4650
     1792 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     180        3 0 1.00 60.00 120.00
     181         12000 4950 11700 4950 11700 5550
     1822 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     183        3 0 1.00 60.00 120.00
     184         12900 4950 13200 4950 13200 5550
     1852 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     186        3 0 1.00 60.00 120.00
     187         11700 5850 11700 6150
     1882 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
     189         12900 4950 12450 4650 12000 4950 12450 5250 12900 4950
     1902 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     191        3 0 1.00 60.00 120.00
     192         8400 3150 10950 3150 10950 3750
     1932 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     194        3 0 1.00 60.00 120.00
     195         8700 5850 8700 9300
     1962 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     197        3 0 1.00 60.00 120.00
     198         10200 9000 10200 9300
     1992 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     200        3 0 1.00 60.00 120.00
     201         11700 9150 11700 9300
     2022 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     203        3 0 1.00 60.00 120.00
     204         13200 5850 13200 9300
     2052 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     206        3 0 1.00 60.00 120.00
     207         6000 4950 5700 4950 5700 5550
     2082 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     209        3 0 1.00 60.00 120.00
     210         6900 4950 7200 4950 7200 5550
     2112 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     212         12600 5850 12600 5550 13800 5550 13800 5850 12600 5850
     2132 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     214         11100 5850 11100 5550 12300 5550 12300 5850 11100 5850
     2152 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     216         9600 5850 9600 5550 10800 5550 10800 5850 9600 5850
     2172 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
     218         8100 5850 8100 5550 9300 5550 9300 5850 8100 5850
     2192 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     220        3 0 1.00 60.00 120.00
     221         7950 2550 7950 2850
     2222 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     223        3 0 1.00 60.00 120.00
     224         5400 4050 6450 4050 6450 4650
     2252 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     226        3 0 1.00 60.00 120.00
     227         4500 4050 3450 4050 3450 4650
    1222282 4 0 1 0 4 50 -1 20 0.000 0 0 7 0 0 5
    123229         11100 6450 11100 6150 12300 6150 12300 6450 11100 6450
    124 4 1 0 50 -1 0 8 0.0000 0 120 930 11700 6300 lock_by_write = 1\001
    125 -6
    126 6 9600 8700 10800 9000
     2302 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     231        3 0 1.00 60.00 120.00
     232         9000 4950 8700 4950 8700 5550
     2332 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     234        3 0 1.00 60.00 120.00
     235         9900 4950 10200 4950 10200 5550
     2362 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     237        3 0 1.00 60.00 120.00
     238         10200 6450 10200 6750
     2392 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     240        3 0 1.00 60.00 120.00
     241         10200 7800 10200 8100
     2422 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     243        3 0 1.00 60.00 120.00
     244         11700 8400 11700 8550
     2452 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     246        3 0 1.00 60.00 120.00
     247         10200 7050 10200 7350
     2482 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     249        3 0 1.00 60.00 120.00
     250         11700 7800 11700 8100
     2512 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
     252        3 0 1.00 60.00 120.00
     253         11700 6450 11700 7350
     2542 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
     255         11400 4050 10950 3750 10500 4050 10950 4350 11400 4050
     2562 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     257        3 0 1.00 60.00 120.00
     258         3900 4950 4200 4950 4200 5550
     2592 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
     260        3 0 1.00 60.00 120.00
     261         3000 4950 2700 4950 2700 5550
     2622 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     263         2100 9600 2100 9300 13800 9300 13800 9600 2100 9600
     2642 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
     265         2100 2550 2100 2250 13800 2250 13800 2550 2100 2550
    1272662 4 0 1 0 14 50 -1 20 0.000 0 0 7 0 0 5
    128          9600 9000 9600 8700 10800 8700 10800 9000 9600 9000
    129 4 1 0 50 -1 0 8 0.0000 0 120 930 10200 8850 lock_by_write = 0\001
    130 -6
    131 6 11100 8700 12300 9000
    132 2 4 0 1 0 14 50 -1 20 0.000 0 0 7 0 0 5
    133          11100 9000 11100 8700 12300 8700 12300 9000 11100 9000
    134 4 1 0 50 -1 0 8 0.0000 0 90 555 11700 8850 invalid line\001
    135 -6
    136 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    137         3 0 1.00 60.00 120.00
    138          3450 5850 3450 6150
    139 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    140         3 0 1.00 60.00 120.00
    141          2250 4950 1950 4950 1950 5550
    142 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    143         3 0 1.00 60.00 120.00
    144          3150 4950 3450 4950 3450 5550
    145 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    146          3150 4950 2700 4650 2250 4950 2700 5250 3150 4950
    147 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 1 0 2
    148         3 0 1.00 60.00 120.00
    149          4200 8100 4200 9300
    150 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    151         3 0 1.00 60.00 120.00
    152          4200 7350 4200 7650
    153 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    154         3 0 1.00 60.00 120.00
    155          7500 3150 4950 3150 4950 3750
    156 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    157          8400 3150 7950 2850 7500 3150 7950 3450 8400 3150
    158 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    159         3 0 1.00 60.00 120.00
    160          10200 5850 10200 6150
    161 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    162         3 0 1.00 60.00 120.00
    163          10200 8400 10200 8700
    164 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    165         3 0 1.00 60.00 120.00
    166          11400 4050 12450 4050 12450 4650
    167 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    168         3 0 1.00 60.00 120.00
    169          10500 4050 9450 4050 9450 4650
    170 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    171         3 0 1.00 60.00 120.00
    172          12000 4950 11700 4950 11700 5550
    173 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    174         3 0 1.00 60.00 120.00
    175          12900 4950 13200 4950 13200 5550
    176 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    177         3 0 1.00 60.00 120.00
    178          11700 5850 11700 6150
    179 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    180          12900 4950 12450 4650 12000 4950 12450 5250 12900 4950
    181 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    182         3 0 1.00 60.00 120.00
    183          11700 6450 11700 6750
    184 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    185         3 0 1.00 60.00 120.00
    186          11700 7200 11700 7500
    187 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    188         3 0 1.00 60.00 120.00
    189          11700 7800 11700 8700
    190 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    191          1350 9600 1350 9300 13800 9300 13800 9600 1350 9600
    192 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    193         3 0 1.00 60.00 120.00
    194          8400 3150 10950 3150 10950 3750
    195 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    196         3 0 1.00 60.00 120.00
    197          5700 9000 5700 9300
    198 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    199         3 0 1.00 60.00 120.00
    200          7200 5850 7200 9300
    201 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    202         3 0 1.00 60.00 120.00
    203          8700 5850 8700 9300
    204 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    205         3 0 1.00 60.00 120.00
    206          1950 5850 1950 9300
    207 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    208         3 0 1.00 60.00 120.00
    209          2700 7350 2700 7650
    210 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    211         3 0 1.00 60.00 120.00
    212          2700 8100 2700 8400
    213 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    214          2100 8700 2100 8400 3300 8400 3300 8700 2100 8700
    215 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    216         3 0 1.00 60.00 120.00
    217          2700 8700 2700 9300
    218 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    219         3 0 1.00 60.00 120.00
    220          10200 9000 10200 9300
    221 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    222         3 0 1.00 60.00 120.00
    223          11700 9000 11700 9300
    224 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    225         3 0 1.00 60.00 120.00
    226          13200 5850 13200 9300
    227 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    228         3 0 1.00 60.00 120.00
    229          6000 4950 5700 4950 5700 5550
    230 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
    231         3 0 1.00 60.00 120.00
    232          6900 4950 7200 4950 7200 5550
    233 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    234         3 0 1.00 60.00 120.00
    235          5700 5850 5700 6150
    236 2 1 0 1 0 7 50 -1 20 0.000 0 0 -1 0 0 5
    237          6900 4950 6450 4650 6000 4950 6450 5250 6900 4950
    238 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    239         3 0 1.00 60.00 120.00
    240          5700 6450 5700 6750
    241 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    242         3 0 1.00 60.00 120.00
    243          5700 7200 5700 7500
    244 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    245          5100 7800 5100 7500 6300 7500 6300 7800 5100 7800
    246 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    247         3 0 1.00 60.00 120.00
    248          5700 7800 5700 8100
    249 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    250         3 0 1.00 60.00 120.00
    251          5700 8400 5700 8700
    252 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    253          3600 7350 3600 7050 4800 7050 4800 7350 3600 7350
    254 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    255          2100 8100 2100 7650 3300 7650 3300 8100 2100 8100
    256 2 4 0 1 0 7 50 -1 20 0.000 0 0 7 0 0 5
    257          2100 7350 2100 7050 3300 7050 3300 7350 2100 7350
    258 2 4 0 1 0 14 50 -1 20 0.000 0 0 7 0 0 5
    259          5100 9000 5100 8700 6300 8700 6300 9000 5100 9000
    260 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    261          12600 5850 12600 5550 13800 5550 13800 5850 12600 5850
    262 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    263          11100 5850 11100 5550 12300 5550 12300 5850 11100 5850
    264 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    265          9600 5850 9600 5550 10800 5550 10800 5850 9600 5850
    266 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    267          8100 5850 8100 5550 9300 5550 9300 5850 8100 5850
    268 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    269          6600 5850 6600 5550 7800 5550 7800 5850 6600 5850
    270 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    271          5100 5850 5100 5550 6300 5550 6300 5850 5100 5850
    272 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    273          2850 5850 2850 5550 4050 5550 4050 5850 2850 5850
    274 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5
    275          1350 5850 1350 5550 2550 5550 2550 5850 1350 5850
    276 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    277         3 0 1.00 60.00 120.00
    278          7950 2550 7950 2850
    279 4 1 0 50 -1 0 8 0.0000 0 105 585 3450 5700 req_ack = 1\001
    280 4 2 0 50 -1 0 8 0.0000 0 90 165 2250 4875 yes\001
    281 4 0 0 50 -1 0 8 0.0000 0 60 120 3150 4875 no\001
    282 4 1 0 50 -1 0 8 0.0000 0 75 225 2700 4875 lock\001
    283 4 1 0 50 -1 0 8 0.0000 0 120 495 2700 5025 by write ?\001
    284 4 1 0 50 -1 0 8 0.0000 0 105 585 1950 5700 req_ack = 0\001
    285 4 1 0 50 -1 0 8 0.0000 0 75 660 2700 7200 uncached = 1\001
    286 4 1 0 50 -1 0 8 0.0000 0 90 945 4200 7200 read RAM_DATA\001
     267         11100 9150 11100 8550 12300 8550 12300 9150 11100 9150
    2872684 1 0 50 -1 0 8 0.0000 0 105 255 7950 3150 Type\001
    2882694 2 0 50 -1 0 8 0.0000 0 75 210 7500 3075 read\001
    … …  
    2962774 1 0 50 -1 0 8 0.0000 0 105 585 11700 5700 req_ack = 1\001
    2972784 1 0 50 -1 0 8 0.0000 0 75 195 7950 9450 End\001
    298 4 1 0 50 -1 0 8 0.0000 0 90 420 2700 7800 write in \001
    299 4 1 0 50 -1 0 8 0.0000 0 105 735 2700 8025 QUEUE_REQ\001
    300 4 1 0 50 -1 0 8 0.0000 0 120 615 2700 8550 wait respons\001
    301 4 1 0 50 -1 0 8 0.0000 0 90 240 6450 4875 valid\001
    302 4 1 0 50 -1 0 8 0.0000 0 90 390 6450 5025 victim ?\001
    303 4 0 0 50 -1 0 8 0.0000 0 60 120 6900 4875 no\001
    304 4 2 0 50 -1 0 8 0.0000 0 90 165 6000 4875 yes\001
    305 4 1 0 50 -1 0 8 0.0000 0 105 585 7200 5700 req_ack = 0\001
    306 4 1 0 50 -1 0 8 0.0000 0 105 585 5700 5700 req_ack = 1\001
    307 4 1 0 50 -1 0 8 0.0000 0 120 615 5700 7650 wait respons\001
    308 4 1 0 50 -1 0 8 0.0000 0 105 870 5700 8850 lock_by_read = 0\001
    3092794 0 0 50 -1 0 8 0.0000 0 90 270 8400 3075 write\001
     2804 1 0 50 -1 0 8 0.0000 0 105 285 7950 2400 Begin\001
     2814 1 0 50 -1 0 8 0.0000 0 120 930 11700 6225 lock_by_write = 1\001
     2824 2 0 50 -1 0 8 0.0000 0 90 165 9000 4875 yes\001
     2834 0 0 50 -1 0 8 0.0000 0 60 120 9900 4875 no\001
     2844 2 0 50 -1 0 8 0.0000 0 90 165 10500 3975 yes\001
     2854 0 0 50 -1 0 8 0.0000 0 60 120 11400 3975 no\001
     2864 1 0 50 -1 0 8 0.0000 0 90 240 10950 4050 Hit ?\001
     2874 1 0 50 -1 0 8 0.0000 0 105 870 11700 6375 lock_by_read = 1\001
     2884 1 0 50 -1 0 8 0.0000 0 105 870 11700 8850 lock_by_read = 0\001
     2894 1 0 50 -1 0 8 0.0000 0 120 930 11700 8700 lock_by_write = 0\001
     2904 1 0 50 -1 0 8 0.0000 0 105 645 11700 9000 invalide_line\001
Note: See TracChangeset for help on using the changeset viewer.