Transparents des cours
- Architecture interne de l'AM2901
- Outils de simulation logico-temporelle
- Outils de synthèse de bas niveau
- Langages de description de netlist
- Règles de dessin
- Dessin de cellule
- Langage de description de placement (incomplet)
- Outils de routage et de vérification
Travaux Pratiques
- TP1 : Synthèse logique
- TP2 : Modélisation structurelle avec Stratus
- TP3 : Schéma de la partie contrôle du circuit l'AM2901
- TP4 : Schéma du chemin de données du circuit AM2901
- TP5 : Dessin de cellule précaractérisée
- TP6 : Routage "overcell" d'un opérateur de décodage
- TP7 : Placement/routage du circuit AM2901
- TP8 : Analyse de timing du circuit AM2901
Annales (sans corrigé)
Last modified
16 years ago
Last modified on Nov 5, 2009, 1:19:35 PM
Attachments (9)
- ArchitectureAM2901.pdf (347.9 KB ) - added by 16 years ago.
- DessinDeCellule.pdf (254.1 KB ) - added by 16 years ago.
- LangageDeNetlist.pdf (283.6 KB ) - added by 16 years ago.
- LangageDePlacement.pdf (45.6 KB ) - added by 16 years ago.
- OutilsDeRoutage.pdf (37.2 KB ) - added by 16 years ago.
- OutilsDeSimulationLogicoTemporelle.pdf (200.5 KB ) - added by 16 years ago.
- OutilsDeSynthese.pdf (140.1 KB ) - added by 16 years ago.
- ReglesDeDessin.pdf (289.4 KB ) - added by 16 years ago.
- ToolsNovembre2006.pdf (28.7 KB ) - added by 16 years ago.
Download all attachments as: .zip
Note:
See TracWiki
for help on using the wiki.
